JPH01100638A - 命令リトライ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はりトライ制御方式に関し、特に間欠障害の救済
を行うための命令リトライ制御方式に関する。

従来技術 従来のパイプライン処理型情報処理装置でのパイプライ
ン処理は次のようにして行われる。第４図を参照すると
、このパイプライン処理の一例では、アドレス手段によ
り命令キャッシュから命令を取出す命令取出（ＩＦ）ス
テージ、このステージで取出された命令を命令レジスタ
に格納したあとこの命令のオペランドにもとづきアドレ
ス加算器で論理アドレスを生成するオペランドアドレス
生成（ＡＣ）ステージ、このステージで生成された論理
アドレスを論理アドレスレジスタに格納した後アドレス
変換バッファで論理アドレスを物理アドレスに変換する
アドレス変換（ＡＴ）ステージ、このステージで変換さ
れた物理アドレスを物理アドレスレジスタに格納したあ
と、この物理アドレスでオペランドキャッシュをアクセ
スし、オペランドを読出すオペランドキャッシュアクセ
ス（ＣＡ）ステージ、このステージで読出されたオペラ
ンドを実行レジスタに格納したあと演算器で演算する演
算実行（［Ｘ）ステージ、及びこのステージで演算され
た結果を格納する結果格納（ＳＴ）ステージの６つのス
テージに分割されでいる。

この各ステージは一般には１マシンサイクルタイムｔが
割当てられ、この入力端から１マシンサイクルを毎にデ
ータが与えられ夫々のステージで論理処理が行われたあ
と、出力端に１マシンサイクルタイムを毎に格納される
。このうち演算実行（ＥＸ）ステージはさらに数段階の
演算実行ステージに分割されており、これは１マシンサ
イクルタイムを以上の時間を必要とする。

第５図を参照すると、演算器の左側には浮動小数点の演
算を行うパイプラインステージが構成され、右側には固
定小数点の演算を行うパイプラインステージが構成され
ている。このような構成では、固定小数点演算命令のよ
うに右側の一段目のステージで演算が終了してしまうに
もかかわらず、左側のソフトウェアステージに合せた固
定レジスタが配置されタイミング調整が行われるため、
命令カウンタの更新は長い左側の浮動小数点用バイプラ
インによる命令カウンタの更新時まで待たれることにな
る。従って、固定レジスタを何段も重ねる必要があり、
またその制御回路も必要となってハードウェアの増大を
招くことになる。その上、演算結果は固定レジスタを順
次流れることになり、後続の命令のこの演算実行ステー
ジへの導入が遅延されるという欠点も招く。

発明の目的 本発明の目的は、後続の命令に早く更新されたソフトビ
ジプルレジスタのデータを渡すことにより、演算速度の
向上をはかり、少ないハードウニで高いリトライ率を得
るようにした命令リトライ制御方式を提供することにあ
る。

発明の構成 本発明の方式は、パイプラインの長さの異なる演算制御
手段を有する命令リトライ制御方式であって、前記演算
制御手段からの演算結果を格納するソフトウエアビジブ
ル格納手段と、このソフトウエアビジブル格納手段の内
容がある命令に対していくつ更新されたかを示す値を表
示するレジメタセーブバッファカウンタ手段と、どの命
令がいくつ前記ソフトウエアビジブル格納手段の内容を
更新し前記レジスタセーブカウンタ手段のどの値が表示
されているかを認識し制御する手段とを含む構成である
。

実施例 次に本発明の一実施例について図面を参照して詳細に説
明する。

第１図を参照すると、本発明の一実施例は第４図の命令
取出（ＩＦ）、オペランドアドレス生成（ＡＣ）　、ア
ドレス変換（ＡＴ）、及びオペランドキャッシュアクセ
ス（ＣＡ）の各処理のあと演算実行（［Ｘ）の制御を行
う演算制御部１、ソフトウェアが操作可能なソフトウエ
アビジブルレジスタ２、演算制御部１から線１０１を介
して与えられるレジスタ２用更新指示信号を格納する第
１更新指示レジスタＰＣＣ３、演算制御部１から線１０
２を介して与えられるレジスタ２用種別指示信号を格納
する第１種別指示レジスタＲＩＤ　４、演算制御部１か
ら線１０３を介して与えられるレジスタ２のレジスタ番
号を格納する第１番号レジスタＲＮＯ５、演算制御部１
から線１０４を介して与えられるレジスタ２用更新デー
タを格納する更新データレジスタＲＤＲ６、第１更新指
示レジスタＰＣＣ３からの更新指示信号を格納する第２
更新指示レジスタＰＣＣ’　７　、第１種別指示レジス
タＲＩＤ　４からの種別指示信号を格納するＲＩＤ°８
、第１番号レジスタＲＮＯ５からのレジスタ番号を格納
する第２番号レジスタＲＮＯ’９、ソフトウエアビジブ
ルレジスタ２からの書込前データを格納する読出データ
レジスタＲＤＲ’１０、ソフトウエアビジブルレジスタ
２の更新に応答して更新前のデータをレジスタセーブバ
ッファ１３に書込む指示をし、リカバーに応答してレジ
スタセーブバッファ１３内の有効データをすべてソフト
ウエアビジブルレジスタ２に書戻すように指示するレジ
スタセーブバッファセーブ／リカバー制御部１１、この
制御部１１の指示に応答して更新前のデータを記憶し有
効データを読出すレジスタセーブバッファ１３、このレ
ジスタセーブバッファ１３に対しクリア指示を行うレジ
スタセーブバツファクリア制御部２１、線１１５を介し
て前記レジスタセーブバッファ１３にセーブアドレスを
供給するセーブアドレスレジスタ５ＢＡ１２、このレジ
スタＳＢＡ　１２の内容を更新するためのカウンタＣＮ
Ｔ１４、命令カウンタ１７、この命令カウンタ１７の内
容を更新するためのＣＮＴ　１８、障害処理を制御し線
１０８を介して障害検出信号を送出し線１１１を介して
セーブ／リカバー制御部１１にリカバー指示信号を送出
する障害処理制御部１６、線１０８を介して与えられる
障害検出信号に応答して命令カウンタ１７の内容の更新
を制御する命令カウンタ更新制御部１５、ある命令がい
くつのソフトウエアビジブルレジスタ２の内容を更新し
たかを示す値を保持するレジスタセーブバッファカウン
タ２０、及び演算部における複数の段数の異なるパイプ
ラインによりソフトウエアビジブルレジスタ２の更新順
序は演算部に入るまでのシリアルな命令順序とは一致し
なくなるために、どの命令がいくつソフトウエアビジブ
ルレジスタ２の値を更新しその値であるカウント数をレ
ジスタセーブバッファカウンタ２０の中のどのカウンタ
（Ｉ）、（ＩＩ＞または（Ｉｌｌ）が保持しているかを
認識し制御するレジスタバッフ７力ウンタ制御部１９を
含む。

第２図を参照すると、第１図の演算制御部１は５段のパ
イプラインで形成されており、浮動小数点演算にともな
いソフトウエアビジブルレジスタ２用更新指示信号を夫
々のステージ（段）で保持するレジスタ群３１〜３６、
浮動小数点演算にともない更新すべきソフトウエアビジ
ブルレジスタ２種別信号をパイプラインの各ステージで
保持するレジスタ群３７〜４２、浮動小数点演算にとも
ない更新すべきソフトウエアビジブルレジスタ２のレジ
スタ番号をパイプラインの各ステージで保持するレジス
タ群４３〜４８、浮動小数点演算を行うためのレジスタ
群４９〜５４と、桁合せ回路５５及び５９と、演算器群
５６〜５８、固定小数点演算にともないソフトウエアビ
ジブルレジスタ２用更新指示信号をパイプラインの最初
のステージのみで保持するレジスタ６０及び６１、固定
小数点演算にともない更新すべきソフトウエアビジブル
レジスタ２種別信号をパイプラインの最初のステージの
みで保持するレジスタ６２及び６３、固定小数点演算に
ともない更新すべきソフトウエアビジブルレジスタのレ
ジスタ番号をパイプラインの最初のステージのみで保持
するレジスタ６４及び６５、固定小数点演算を行うため
のレジスタ６６及び６７と演算器６８、浮動小数点用レ
ジスタ３６及び固定小数点用レジスタ６１のどちらか一
方からの更新指示信号を選択して線１０１に送出するセ
レクタ６９、浮動小数点用レジスタ４２及び固定小数点
用レジスタ６３のどちらか一方からの種別信号を選択し
て線１０２に送出するセレクタ７０、浮動小数点用レジ
スタ４８及び固定小数点用レジスタ６５のどちらか一方
からのレジスタ番号を選択して線１０３に送出するセレ
クタ７１、及び浮動小数点用レジスタ５４及び固定小数
点用レジスタ６７のどちらか一方からの演算結果を選択
して線１０４に送出するセレクタ７２を含む。

まず、本発明の一実施例の前提となる動作について詳細
に説明する。まず、先行する命令Ａは浮動小数点演算命
令のように長いパイプライン演算処理を必要とするもの
とする。

第３図を参照すると、サイクル１で命令Ａが命令取出（
ＩＦ）ステージの処理により取出される。

次にサイクル２では、命令Ａはアドレス生成（ＡＣ）ス
テージの処理によりアドレス生成されるとともに、固定
小数点演算命令のような短いパイプライン演算ですむ命
令Ｂは、命令取出（ＩＦ）ステージの処理により取出さ
れる。以下同様に、命令Ａはアドレス変換（ＡＴ）、及
びキャッシュアクセス（’ＣＡ）の処理がなされたあと
、サイクル５から浮動小数点の演算が行われる。命令Ｂ
はアドレス生成（ＡＣ）　、アドレス変換（＾Ｔ）及び
キャッシュアクセス（ＣＡ）の処理がなされたあと、サ
イクル６から３２ビット固定小数点データの１６バイト
ずつの演算が行われる。

命令Ｃに関しては、命令Ｂに続いてサイクル３から命令
取出（ＩＦ＞、アドレス生成（ＡＣ）、アドレス変換（
ＡＴ）及びキャッシュアクセス（ＣＡ）の処理がなされ
たあと、サイクル８から１バイト固定小数点データの演
算が行われる。

第１図、第２図及び第３図を参照すると、命令への演算
はサイクル５で桁合せ回路５５により桁合せ処理がなさ
れたあと、サイクル６．７及び８で演尊器群５６．５７
及び５８により浮動小数点演算が行われる。

一方、命令Ｂのオペランドはサイクル５で取出されたあ
と、前半の１６ビツトのデータが次のサイクル６で固定
小数点演算器６８により演算される。次に後半の１６ビ
ツトのデータがサイクル７で該演算器６８により演算さ
れる。このようにして演算された結果はサイクル７及び
８でレジスタ５４、セレクタ７２を介してデータレジス
タ６にセットされる。

次にソフトウエアビジブルレジスタ２からの読出及び書
込動作について詳細に説明する。

第１図及び第３図を参照すると、サイクル７で更新デー
タレジスタ６への演算結果のセットとともに、更新指示
レジスタＰＣＣ３に更新指示信号がセットされ、第１種
別指示レジスタＲＩＤ　４に種別指示信号がセットされ
、第１番号レジスタＲＮＯ５にレジスタ番号がセットさ
れる。この更新指示信号は、レジスタ７及び線１０５を
介してレジスタバッファセーブ／リカバー制御部１１に
与えられ線１０６を介してセーブバッファアドレスレジ
スタ１２を初期化する。このレジスタ１２のアドレスは
サイクル毎に＋１ずつカウンタＣＮＴ　１４によりカウ
ントアツプされる。従って、次のサイクル８では、レジ
スタ３からの更新指示信号に応答して、レジスタ４から
の種別指示信号及びレジスタＲＮＯ５からのレジスタ番
号にもとづきソフトウエアビジブルレジスタ２から更新
前のデータＢＯ°を読出し、レジスタ１０を介してレジ
スタセーブバッファ１３に格納する。

この時有効性ビットは１″とされ、セーブ／リカバー制
御部１１から線１１６を介してライト指示信号が与えら
れるとともに、アドレスレジスタ１２から線１１５を介
してアドレス１１１１ｊが与えられる。このとき、レジ
スタ８からの種別指示信号及びレジスタ９からのレジス
タ番号がレジスタセーブバッファ１３に格納される。

一方、ソフトウエアビジブルレジスタ２にはレジスタ６
からの演算結果が格納される。このサイクル８では、セ
ーブ／リカバー制御部１１から線１１８を介してレジス
タセーブバッファカウンタ制御部１９から起動され、制
御部１９内の擬似命令カウンタ（ＩＣ’　）には命令Ｂ
が設定されるとともに、制御部１９は信号線１１７を介
して初期設定されていたレジスタバッファカウンタ２０
の応答するカウンタ■をカウントさせる。

演算制御部１から線１０７を介して命令カウンタ更新制
御部１５が起動される。命令カウンタ更新制御部１５は
線１０８を介して送られてくる信号で障害検出のないこ
とを判定し、線１０７を介して与えられてくる信号によ
り演算制御部１で実行されている命令Ｂが当初予定して
いた命令Ａでないことを判定し、命令カウンタ１７では
なく、レジスタバッファカウンタ制御部１９）にある擬
似命令カウンタに命令Ｂがカウントされる。

サイクル９はサイクル８と同じ動作が次の命令またはデ
ータに対して行われる。

本発明の特徴は、このステージＥＸ５で演算実行中に障
害が検出された場合の命令リトライにある。

すなわち、障害検出は障害処理制御部１６は線１０８を
介して命令カウンタ更新制御部１５に通知される。サイ
クル１０でこの制御部１５は制御部１９内の擬似命令カ
ウンタをリセットするとともに、線１０９を介して命令
Ａをセットする。

サイクル１０では、ソフトウエアビジブルレジスタ２か
ら更新前のデータＣ−がレジスタセーブバッファ１３に
セーブされる。レジスタセーブバッファ１３へのセーブ
では、命令に対応するレジスタセーブバッファカウンタ
２０の対応するカウンタ（ＩＩ）の内容とレジスタセー
ブアドレスレジスタ１２の内容を＋１カウントアツプす
る。レジスタセーブバッファカウンタ２０内のカウンタ
（ＩＦ）は命令Ｂによるソフトウエアビジブルレジスタ
２の更新が終了するとカウント数″′２″を確保し続け
る。後続の命令Ｃによるソフトウエアビジブルレジスタ
２の更新は、次のレジスタセーブバッフ７カウンタ（Ｉ
ＩＩ）を＋１ずつカウントアツプしながら行われる。

なお、タイムチャートでは、図示されていないが、命令
カウンタ１７の更新に応答して、それに対応するレジス
タセーブバッファカウンタ（Ｉ）〜（Ｉ［［）のうちの
いずれかの保持カウント数だけ、レジスタセーブバッフ
ァアドレスの小さいものからレジスタセーブバッファ１
３内のデータがクリアされる。これは命令カウンタの更
新により、レジスタセーブバッファ１３の内容が不要に
なるためであり、また次の命令のセーブに備えるためで
あり、その上後述するリカバー動作を容易にするためで
もある。

この動作を第１図を参照して詳細に説明する。

第１図を参照すると、線１０８を介して障害処理制御部
１６から障害検出通知がない場合、命令カウンタ更新制
御部１５は信号線１１０を介してレジスタセーブバッフ
ァカウンタ制御部１９に命令の更新が行われたことを通
知する。レジスタセーブバッファカウンタ制御部１９は
線１１９を介してレジスタセーブバッファカウンタ２０
内の更新された命令に対応するカウンタの情報を線１２
０を介してレジスタセーブバッファクリア制御部２１に
通知するよう指示する。

命令カウンタ更新制御部１５はレジスタセーブバッファ
クリア制御部２１に線１２１を介してクリア指示を行う
。レジスタセーブバッファクリア制御部２１は線１２０
を介して与えられる更新された命令に対応するカウンタ
の情報をもとに、線１２２を介して、レジスタセーブバ
ッファ１３の若いアドレスからデータ有効性ビットの有
効表示をクリアする。このクリア動作は、レジスタセー
ブバッファカウンタ２０内の対応するカウンタのカウン
ト数を一１カウントダウンしながら行われ、カウント数
が“０″になるまで繰返される。

障害発生が障害処理部へ報告されると、命令リトライを
開始するためのリカバー処理が、サイクル１１から行わ
れる。レジスタセーフバッファアドレスレジスタ１２で
示されたアドレスから一１ずつカウントダウンされ、サ
イクル１２〜１５において、レジスタセーブバッファの
内容がソフトウエアビジブルレジスタ２にリカバーされ
、命令リトライが開始される。この動作を以下詳述する
。

第１図及び第３図を参照すると、リカバー処理は、障害
処理制御部１６が線１１１を介してレジスタセーブバッ
ファセーブ／リカバー制御部１１にリカバー指示を出す
ことにより開始される。このリカバーセーブバッファセ
ーブ／リカバー制御部１１から線１２５を介して与えら
れる指示に応答して、サイクル１２．１３及び１４にお
いてレジスタセーブバッファ１３内の有効性ビットによ
り有効性表示されている全てのデータＢＯ＝、８１′及
びＣ−１更にこれに付随する種別指示信号及びレジスタ
番号が線１１４　、１１３及び１１２、レジスタ６゜５
及び４を介してソフトウエアビジブルレジスタ２に格納
される。これとともに読出されたデータに対応するレジ
スタセーブバッファ１３内の有効性ビットを１″から０
″に戻す。

このソフトウエアビジブルレジスタ２へのデータリカバ
ー完了後、レジスタセーブバッフ７セーブ／リカバー制
御部１１から線１２３を介して与えられるクリア指示に
よりレジスタセーブバッファカウンタ２０のカウント数
がリセットされる。これにより、命令リトライ可能状態
となり、障害発生時点から保持し続けている命令カウン
タの値から命令をやり直すことができる。

この実施例では説明の便宜上、パイプラインを浮動小数
点用演算パイプラインと固定小数点用演算パイプライン
との２本で説明したが、本発明は・　これに限定されず
３以上の演算パイプラインでも実施可能である。

発明の詳細 な説明したように、本発明によれば、データが決定され
るとソフトウエアビジブルレジスタの内容をすぐに更新
し、更新前データをレジスタセーブ／リカバーし命令リ
トライを可能とすることにより、後続の命令に更新され
たソフトウエアビジブルレジスタのデータを早く渡して
やれるので、演算速度の向上を計り、また少ないハード
ウェア量で高いリトライ率を得ることができるという効
果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は第１図の
演算制御部１の詳細な構成例を示す図、第３図は本発明
の一実施例の動作を説明するための図、第４図は本発明
の前提となるパイプライン処理を説明するための図、第
５図は従来の演算パイプライン処理を説明するための図
である。 主要部分の符号の説明 １・・・・・・演算制御部 ２・・・・・・ソフトウエアビジブルレジスタ３〜１０
・・・・・・レジスタ １１・・・・・・レジスタセーフ−バッファセーブ／リ
カバー制御部 １３・・・・・・レジスタセーブバッファ１５・・・・
・・レジスタ命令カウンタ更新制御部１６・・・・・・
障害処理制御 １９・・・・・・レジスタセーブバッファカウンタ制御
部 ２０・・・・・・レジスタセーブバッファカウンタ２１
・・・・・・レジスタセーブバッファクリア制御部

Claims (1)

【特許請求の範囲】
1. パイプラインの長さの異なる演算制御手段を有する命令
   リトライ制御方式であって、前記演算制御手段からの演
   算結果を格納するソフトウエアビジブル格納手段と、こ
   のソフトウェアビジブル格納手段の内容がある命令に対
   していくつ更新されたかを示す値を表示するレジスタセ
   ーブバッファカウンタ手段と、どの命令がいくつ前記ソ
   フトウェアビジブル格納手段の内容を更新し前記レジス
   タセーブバッファカウンタ手段のどの値が表示されてい
   るかを認識し制御する手段とを含むことを特徴とする命
   令リトライ制御方式。