JPH01106579A - 符号化装置 - Google Patents
符号化装置Info
- Publication number
- JPH01106579A JPH01106579A JP62264626A JP26462687A JPH01106579A JP H01106579 A JPH01106579 A JP H01106579A JP 62264626 A JP62264626 A JP 62264626A JP 26462687 A JP26462687 A JP 26462687A JP H01106579 A JPH01106579 A JP H01106579A
- Authority
- JP
- Japan
- Prior art keywords
- image
- mmr
- encoding
- encoding device
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、符号化装置、特に２値画像を一次元圧縮、あ
るいは二次元圧縮方式により、符号化を行なう符号化装
置に関するものである。
るいは二次元圧縮方式により、符号化を行なう符号化装
置に関するものである。
ファクシミリ装置や画像ファイル装置におｈて、伝送効
率の向上や記憶効率の向上等のために画像の冗長度を圧
縮する符号化処理がなされている。
率の向上や記憶効率の向上等のために画像の冗長度を圧
縮する符号化処理がなされている。
この様な装置において、原画を縮少した画像に対する一
次元、あるいは二次元圧縮符号化データを得るのには、
原画像のままで線密度変換等の縮少処理を実行して縮小
画とした後に、符号化を行なっていた。したがって、そ
の処理に時間をかなり要するという欠点があった。
次元、あるいは二次元圧縮符号化データを得るのには、
原画像のままで線密度変換等の縮少処理を実行して縮小
画とした後に、符号化を行なっていた。したがって、そ
の処理に時間をかなり要するという欠点があった。
本発明は、以上の点に鑑みてなされたもので、原画像に
対し、任意の縮少比をもつ縮少画像の符号化コードを高
速に得られることを可能とした符号化装置を提供するも
のである。
対し、任意の縮少比をもつ縮少画像の符号化コードを高
速に得られることを可能とした符号化装置を提供するも
のである。
以下、本発明を好ましい実施例を用いて説明する。
第４図は、原画に対する縮小画の様子を示す図であり、
第５図は、第４図示の縮小画の様子を具体的に表わした
図である。尚、第５図は−例として縮少比％の場合を示
している。
第５図は、第４図示の縮小画の様子を具体的に表わした
図である。尚、第５図は−例として縮少比％の場合を示
している。
第３図は、本発明を適用したファクシミリ装置の実施例
の全体的ブロック構成を示すブロック図である。
の全体的ブロック構成を示すブロック図である。
１はファクシミリの全体制御を行なうメインＣＰＵ、
２はフロッピーディスクコントローラ、３［−４−−ボ
ー）’、４はインタフェースコントローラ、５はポイン
トデバイス、６は画像表示プロセッサ、７はデイスプレ
ィ、８は画像データを格納するフレームメモリ、９はモ
ディファイド・モディファイドリード（ＭＭＲ）符号化
データ等を格納するウィンドウメモリ、１０は画像デー
タをＭＭ凡符号化し、また、ＭＭＲ符号化データを画像
データに復号するＭＭＲ符復号化装置、１ゴはＩ１０制
御装置、１２は回線との送受信データの大容量バッファ
メモリを有する回線インタフェース部Ａ、１３は回線と
の送受信処理を実行する回線インタフェース部Ｂ１１４
はメインメモリ、１５はハードデスクコントローラ、１
６はハードデスクドライバーをそれぞれ示す。
２はフロッピーディスクコントローラ、３［−４−−ボ
ー）’、４はインタフェースコントローラ、５はポイン
トデバイス、６は画像表示プロセッサ、７はデイスプレ
ィ、８は画像データを格納するフレームメモリ、９はモ
ディファイド・モディファイドリード（ＭＭＲ）符号化
データ等を格納するウィンドウメモリ、１０は画像デー
タをＭＭ凡符号化し、また、ＭＭＲ符号化データを画像
データに復号するＭＭＲ符復号化装置、１ゴはＩ１０制
御装置、１２は回線との送受信データの大容量バッファ
メモリを有する回線インタフェース部Ａ、１３は回線と
の送受信処理を実行する回線インタフェース部Ｂ１１４
はメインメモリ、１５はハードデスクコントローラ、１
６はハードデスクドライバーをそれぞれ示す。
第３図示のファクシミリ装置において、画像データをＭ
ＭＲ符号化し伝送する場合、次のとおシとなる。スキャ
ナから原稿読取りにょ９得られ、フレームメモリ８上に
格納されている画像データをイメージバスＩＢを介して
ＭＭＲ符復号化装置１０にＤＭＡ転送する。ＭＭＲ符復
号装置１ｏにＤＭＡ転送された画像データは、ＭＭＲ符
号化処理がなされた後、ウィンドウメモリ９にＤＭＡ転
送される。その後、ウィンドウメモリ９から読出された
ＭＭＲ符号化データは回線インターフェース部Ａ１２及
びＢ１３を介して回線に出力される。
ＭＲ符号化し伝送する場合、次のとおシとなる。スキャ
ナから原稿読取りにょ９得られ、フレームメモリ８上に
格納されている画像データをイメージバスＩＢを介して
ＭＭＲ符復号化装置１０にＤＭＡ転送する。ＭＭＲ符復
号装置１ｏにＤＭＡ転送された画像データは、ＭＭＲ符
号化処理がなされた後、ウィンドウメモリ９にＤＭＡ転
送される。その後、ウィンドウメモリ９から読出された
ＭＭＲ符号化データは回線インターフェース部Ａ１２及
びＢ１３を介して回線に出力される。
第１図は、第３図示のＭＭＦｔ符復号化装置１゜に設け
られたＭＭＲ符号化装置の構成例のブロック図を示す。
られたＭＭＲ符号化装置の構成例のブロック図を示す。
１７はＩ１０ポートレジスタ、１８はＰ／Ｓ変換部、１
９は入力されたクロックＣＬＫに同期して画像データを
ＭＭＲ，符号化するＭＭＲ符号化器、２ｏはワードラッ
チレジスタ、２１はＦＩＦＯ１２２は垂直同期信号発生
器、２３は水平同期信号発生器、２４は４人力ＡＮＤゲ
ート素子、？５は分周器、２６はタイミング発生器、２
７は分局比ラッチレジスタ、２８は２チヤンネルＤＭＡ
コントローラ（ＤＭＡＣ）、２９はＲＯＭ、３０はＲＡ
Ｍ、３１はＣＰＵである。
９は入力されたクロックＣＬＫに同期して画像データを
ＭＭＲ，符号化するＭＭＲ符号化器、２ｏはワードラッ
チレジスタ、２１はＦＩＦＯ１２２は垂直同期信号発生
器、２３は水平同期信号発生器、２４は４人力ＡＮＤゲ
ート素子、？５は分周器、２６はタイミング発生器、２
７は分局比ラッチレジスタ、２８は２チヤンネルＤＭＡ
コントローラ（ＤＭＡＣ）、２９はＲＯＭ、３０はＲＡ
Ｍ、３１はＣＰＵである。
以下、第１図についてその動作を説明する。
尚、第２図は第１図示の各種信号の発生タイミングを示
すタイミングチャート図である。
すタイミングチャート図である。
ＣＰＵ３１は、ＭＭＲ符号化処理に先立ち、分周比ラッ
チレジスタ２７にキーボード３等から入力された原画像
からの縮少比をセットしておく。また、水平同期信号発
生器２３に対しても、縮少画像の主走査方向の画像ビッ
ト数をセットしておく。
チレジスタ２７にキーボード３等から入力された原画像
からの縮少比をセットしておく。また、水平同期信号発
生器２３に対しても、縮少画像の主走査方向の画像ビッ
ト数をセットしておく。
また、ＣＰＵ３１は、第３図示のフレームメモリ８に格
納された原画像の先頭ラインの先頭アドレス及び主走査
方向のワード数ならびに第３図示のウィンドウメモリ９
に設けられたＭＭＲ符号化コード用バッファエリアの先
頭アドレス及びバッファサイズをＤＭＡＣ２８にセット
する。
納された原画像の先頭ラインの先頭アドレス及び主走査
方向のワード数ならびに第３図示のウィンドウメモリ９
に設けられたＭＭＲ符号化コード用バッファエリアの先
頭アドレス及びバッファサイズをＤＭＡＣ２８にセット
する。
次に、ｅｐｕ３１は垂直同期信号発生器２２に対し、垂
直同期信号の発生を要求する。垂直同期信号発生器２２
は、その要求を受けて垂直同期信号ＶＳＹＮＣを発生し
、４人力ＡＮＤゲート２４及びＭＭＩＩ、符号化器１９
に送出する。
直同期信号の発生を要求する。垂直同期信号発生器２２
は、その要求を受けて垂直同期信号ＶＳＹＮＣを発生し
、４人力ＡＮＤゲート２４及びＭＭＩＩ、符号化器１９
に送出する。
ｅｐｕ３１は、２チャンネルＤＭＡ、０２８にＤＭＡ動
作をスタートさせ、第３図示のフレームメモリ８から原
画像ワードデータを読出し、１’／ ０ボートレジスタ
１７にラッチさせる。
作をスタートさせ、第３図示のフレームメモリ８から原
画像ワードデータを読出し、１’／ ０ボートレジスタ
１７にラッチさせる。
Ｉ１０ポートレジスタ１７にラッチされた原画像ワード
データは、Ｐ／Ｓ変換器１８に送られ、シリアルワード
データに変換され、ＭＭＲ符号化器１９に送出される。
データは、Ｐ／Ｓ変換器１８に送られ、シリアルワード
データに変換され、ＭＭＲ符号化器１９に送出される。
さらに、このタイミングで、Ｐ／Ｓ変換器１８からの変
換イネーブル信号ＥＢが４人力ＡＮＤゲート２４、及び
水平同期信号発生器２３に送出される。水平同期信号発
生器２３では、水平同期信号Ｈ８ＹＮＣを発生させて、
ＭＭＲ符号化器１９及び４人力ＡＮＤゲート２４にその
信号を送出する。
換イネーブル信号ＥＢが４人力ＡＮＤゲート２４、及び
水平同期信号発生器２３に送出される。水平同期信号発
生器２３では、水平同期信号Ｈ８ＹＮＣを発生させて、
ＭＭＲ符号化器１９及び４人力ＡＮＤゲート２４にその
信号を送出する。
この時、４人力ＡＮＤゲート２４はゲートを開ｆｆでタ
イミング発生器２６からのタイミングクロックＣＬＫＡ
を分周器２５に送出する。
イミング発生器２６からのタイミングクロックＣＬＫＡ
を分周器２５に送出する。
分局器２５は、すでにＣＰＵ３１から分周比ラッチレジ
スタ２７にセットされている原画像から縮少画像への縮
少比を示すラッチデータを受けて、４人力ＡＮＤゲート
からのタイミングクロックＣＬＫＢをその分周比にした
がって分周し、分周されたタイミングクロックＣＬＫＣ
をＭＭ几符号化器１９、および水平同期信号発生器２３
に送出する。
スタ２７にセットされている原画像から縮少画像への縮
少比を示すラッチデータを受けて、４人力ＡＮＤゲート
からのタイミングクロックＣＬＫＢをその分周比にした
がって分周し、分周されたタイミングクロックＣＬＫＣ
をＭＭ几符号化器１９、および水平同期信号発生器２３
に送出する。
ＭＭＲ符号化器１９は、Ｐ／Ｓ変換器１８からのシリア
ルワードデータを、この分周されたクロックＣＬＫＣに
従ってＭＭＲ符号化し、ＭＭＲ符号化データを発生させ
る。
ルワードデータを、この分周されたクロックＣＬＫＣに
従ってＭＭＲ符号化し、ＭＭＲ符号化データを発生させ
る。
したがって、Ｐ／Ｓ変換器１８からのシリアルワードデ
ータに対し、分局比をサンプリング間隔とする周期でシ
リアルワードデータの抽出が行なわれ、その画像データ
にのみＭＭＲ符号化が行なわれる。又、水平同期信号発
生器２３は、この分周クロックＣＬＫＣにより、画像ビ
ット数を計数し始める。
ータに対し、分局比をサンプリング間隔とする周期でシ
リアルワードデータの抽出が行なわれ、その画像データ
にのみＭＭＲ符号化が行なわれる。又、水平同期信号発
生器２３は、この分周クロックＣＬＫＣにより、画像ビ
ット数を計数し始める。
ＭＭＲ符号化器１９が発生したＭＭＲ符号化データは、
ワードラッチレジスタ２０に送出され、ワードラッチレ
ジスタ２０にラッチされるタイミングでＦｉＦＯ２１に
取り込まれる。
ワードラッチレジスタ２０に送出され、ワードラッチレ
ジスタ２０にラッチされるタイミングでＦｉＦＯ２１に
取り込まれる。
ＦｉＦＯ２１に取り込まれたＭＭＲ，符号化データは、
２チャンネルＤＭＡＣ２８によシ、その都度、システム
パス８Ｂを介して、第３図示のウィンドウメモリ９にＤ
ＭＡ転送され、格納される。
２チャンネルＤＭＡＣ２８によシ、その都度、システム
パス８Ｂを介して、第３図示のウィンドウメモリ９にＤ
ＭＡ転送され、格納される。
一方、Ｐ／Ｓ変換器１８において、シリアル変換が終了
すると、変換イネーブル信号ＥＢがオフされ、水平同期
信号発生器２３ならびに４人力ＡＮＤゲート２４に通知
される。この通知を受けて、４人力ＡＮＤゲート２４は
、タイミング発生器２６から分周器２５へのタイミング
クロックＣＬＫＢの送出を停止する。これにより、ＭＭ
Ｒ符号化器１９及び水平同期信号発生器２３へのタイミ
ングクロックＣＬＫＣの送出も停止される。
すると、変換イネーブル信号ＥＢがオフされ、水平同期
信号発生器２３ならびに４人力ＡＮＤゲート２４に通知
される。この通知を受けて、４人力ＡＮＤゲート２４は
、タイミング発生器２６から分周器２５へのタイミング
クロックＣＬＫＢの送出を停止する。これにより、ＭＭ
Ｒ符号化器１９及び水平同期信号発生器２３へのタイミ
ングクロックＣＬＫＣの送出も停止される。
以上の動作を１ライン分の画像ワードデータに対して繰
シ返し行なわれる。
シ返し行なわれる。
また、水平同期信号発生器２３は、１ライン分の画像ビ
ット数を計数し終えると、ＭＭＲ符号化器１９及び４人
力ＡＮＤゲート２４に対する水平同期信号Ｈ８ＹＮＣを
オフにする。以上によ９１２４７分の画像データに対す
る符号化が終了し、この１ライン分のＭＭＲ符号化によ
り、縮少画の主走査方向に相当する画像ビット分のＭＭ
Ｒ符号化コードが発生する。
ット数を計数し終えると、ＭＭＲ符号化器１９及び４人
力ＡＮＤゲート２４に対する水平同期信号Ｈ８ＹＮＣを
オフにする。以上によ９１２４７分の画像データに対す
る符号化が終了し、この１ライン分のＭＭＲ符号化によ
り、縮少画の主走査方向に相当する画像ビット分のＭＭ
Ｒ符号化コードが発生する。
さらに副走査方向の線密度変換については、ＣＰＵ３１
は、原画から縮少画への縮少比の逆数の整数倍に当たる
副走査ラインの先頭アドレスから画像データのＤＭＡ転
送が行なわれるように、ＤＭＡ０２８にパラメータセッ
トする。
は、原画から縮少画への縮少比の逆数の整数倍に当たる
副走査ラインの先頭アドレスから画像データのＤＭＡ転
送が行なわれるように、ＤＭＡ０２８にパラメータセッ
トする。
これによシ、縮少比に応じて画像ラインが間引かれてＭ
ＭＲ符号化器１９に入力され、従って副走査方向に間引
かれた画像データが符号化される。これらの一連の動作
によシ１ページ分の原画像に対し、縮少された画像のＭ
ＭＲ符号化が行なわれる。
ＭＲ符号化器１９に入力され、従って副走査方向に間引
かれた画像データが符号化される。これらの一連の動作
によシ１ページ分の原画像に対し、縮少された画像のＭ
ＭＲ符号化が行なわれる。
１ペ一ジ分のＭＭＲ符号化が終了した時点でＣＰＵ３１
は、垂直同期信号発生器２２に対し垂直同期信号ＶＳＹ
ＮＣのオフを指示するとともに、垂直同期信号発生器２
２は、垂直同期信号ＶＳＹＮＣをオフする。
は、垂直同期信号発生器２２に対し垂直同期信号ＶＳＹ
ＮＣのオフを指示するとともに、垂直同期信号発生器２
２は、垂直同期信号ＶＳＹＮＣをオフする。
この様に原画データに対して縮少処理を行なうことなく
、ＭＭＲ符号化器１９への動作クロックを縮少比に応じ
て分周することによシ、縮少画に対し、ＭＭＲ，符号化
処理を行なうことができる。
、ＭＭＲ符号化器１９への動作クロックを縮少比に応じ
て分周することによシ、縮少画に対し、ＭＭＲ，符号化
処理を行なうことができる。
尚、本実施例ではＭＭＲ符号化について説明したが、そ
の他のＨＭ符号化やＭＲ符号化等にも適用可能であシ、
また、ファク７ミリ以外の画像ファイル等の符号化装置
にも適用できることは言う迄もない。
の他のＨＭ符号化やＭＲ符号化等にも適用可能であシ、
また、ファク７ミリ以外の画像ファイル等の符号化装置
にも適用できることは言う迄もない。
以上説明したように本発明によれば、任意の縮少比を持
つ縮少画像の符号化データが高速に得られる。しだがっ
て、コストの低減が図られるとともに、符号化装置の融
通性の拡大が達成出来る。
つ縮少画像の符号化データが高速に得られる。しだがっ
て、コストの低減が図られるとともに、符号化装置の融
通性の拡大が達成出来る。
第１図は本発明を適用したＭＭＲ符号化装置の構成例を
示すブロック図、第２図は符号化動作による各種信号の
タイミングを示すタイミングチャート図、第３図はファ
クシミリ装置の全体構成例を示すブロック図、第４図及
び第５図は画像の縮少を示す図であシ、８はフレームメ
モリ、９はウィンドウメモリ、１０はＭＭＲ符復号装置
、１９はＭＭＲ符号化器、２５は分周器である。
示すブロック図、第２図は符号化動作による各種信号の
タイミングを示すタイミングチャート図、第３図はファ
クシミリ装置の全体構成例を示すブロック図、第４図及
び第５図は画像の縮少を示す図であシ、８はフレームメ
モリ、９はウィンドウメモリ、１０はＭＭＲ符復号装置
、１９はＭＭＲ符号化器、２５は分周器である。
Claims (1)
- 画像データに対して符号化を行なう符号化装置に於い
て、原画像から縮少画像への縮少比を保持する手段、な
らびに符号化装置への供給クロックを分周する手段を具
備し、前記保持手段に保持された縮少比に応じた分周率
で前記分周手段により符号化装置への供給クロックを分
周することにより、その分周比に応じて縮少された画像
の符号化コードを発生することを特徴とする符号化装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62264626A JPH01106579A (ja) | 1987-10-19 | 1987-10-19 | 符号化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62264626A JPH01106579A (ja) | 1987-10-19 | 1987-10-19 | 符号化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01106579A true JPH01106579A (ja) | 1989-04-24 |
Family
ID=17405952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62264626A Pending JPH01106579A (ja) | 1987-10-19 | 1987-10-19 | 符号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01106579A (ja) |
-
1987
- 1987-10-19 JP JP62264626A patent/JPH01106579A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1993012481A2 (en) | Buffer and frame indexing | |
| US4800440A (en) | Digital image signal coding/decoding circuit with buffer memory storing reference line as compression codes | |
| JPH10341456A (ja) | 画像処理装置およびその方法 | |
| JPS6326588B2 (ja) | ||
| JPH01106579A (ja) | 符号化装置 | |
| JPS6333350B2 (ja) | ||
| JPH10341437A (ja) | 画像処理方法及び装置 | |
| JP2933029B2 (ja) | デジタル信号符号化／復号化回路 | |
| JPS60119170A (ja) | ファクシミリ接続装置 | |
| JP3233480B2 (ja) | 画像圧縮伸張回路装置 | |
| KR0180163B1 (ko) | 영상복호기의 역스캔장치 | |
| JP2573701B2 (ja) | 画像記録および再生装置 | |
| JP2637479B2 (ja) | 符号化装置 | |
| KR950006753B1 (ko) | 팩시밀리의 수평 해상도 변환 시스템 | |
| JP2583589B2 (ja) | ランレングス処理回路 | |
| JP2573700B2 (ja) | 画像記録および再生装置 | |
| JP2897693B2 (ja) | 画像データの記憶方法、その記憶装置および画像形成装置 | |
| JP3395924B2 (ja) | 画像入力制御装置 | |
| JPS6328168A (ja) | 画像送信装置 | |
| JPH01218174A (ja) | イメージデータの伸長装置 | |
| JPS6359064A (ja) | 画像デ−タの符号化装置 | |
| JPS63220667A (ja) | 画像処理装置 | |
| JPS6384269A (ja) | 圧縮コ−ド復号装置 | |
| JPH05336380A (ja) | 画情報処理装置 | |
| JPH09102035A (ja) | 画像処理装置 |