JPS6359064A - 画像デ−タの符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、符号化装置、特に２値画像データを符号化す
る画像データの符号化装置に関するものである。

〔従来技術〕

従来、ファクシミリ等の画像データの伝送や画像ファイ
ル等の画像データの蓄積等において、伝送効率や蓄積効
率を高めるために、画像データの冗長度を圧縮する符号
化処理が行なわれる。

この種の符号化処理としては、モディファイド・ハフマ
ン（ＭＨ）符号化や、モディファイド・リード（ＭＲ）
符号化、モディファイド・モディファイド・リード（Ｍ
ＭＲ）符号化等が良く用いられている。

例えば、ＭＭＲ符号化等の２次元符号化は符号化すべき
画像ラインとその前の画像ラインとの相関関係に基づい
て符号化動作するものであるが、この相関関係等の判断
処理はマイクロコンピュータ等のソフト処理によってな
されることが多く、また、符号化部へのデータの取込み
タイミングス９もマイクロコンピュータの制御によりな
されていた。

従って、符号化動作がマイクロコンピュータの処理速度
に制限されてしまい、高速な符号化動作は難しかった。

そこで、符号化部をマイク［１コンピユータ等によらな
いハード回路で構成し、高速処理を実行せしめることが
考えられるが、これに号化には適用が難しかった。

〔目　的〕

本発明は以上の点に鑑みてなされたもので、画像データ
を高速に、且つ、間欠的に供給される画像データをも効
率良く符号化動作可能な画像データの符号化装置を提供
することを目的とする。

〔実施例〕

以下、本発明を図面を基にして説明する。尚、本実施例
では画像データを２次元符号化するＭＭＲ符号化に本発
明を適用した場合を説明する。

第１図は、本発明の一実施例のファクシミリ装置の全体
的構成を示すブロック図である。第１図において、ｌは
周知のマイクロプロセッサからなるＣＰＵ、２はフロッ
ピィ−ディスクコントローラ部、３はシリアルインタフ
ェース部、４はシステムバス、５はＣＰＵのプログラム
を記憶した主記憶装置、６はユーザープログラム等を格
納したフロッピィ−・ディスクドライバ一部、７はユー
ザーがコマンドを入力するためのキーボード部、８はイ
メージバス、９はポインティングデバイス、ＩＯはディ
スプレイ装置、ｌｌはインタフェースコントローラ、１
３は画像表示プロセッサ、１４はフレームメモリ、１５
はウィンドウメモリ、１６はＭＭＲ符復号化装置、１７
はＩ１０制御部、１８は回線インタフェース部Ａ、１９
は回線インタフェース部Ｂ１２０はハードディスクコン
トローラ、２１はハードディスクドライバーである。

まず、第１図について説明を行なう。

回線側とデータの送受信処理を行なう回線インタフェー
ス部Ｂ１９は、回線側から送られてくるＭＭＲ符号化デ
ータを順次、受信する。又、ＭＭＲ符号化データを受信
した回線インタフェース部Ｂ１９は回線インタフェース
部Ａ１８に対し、Ｍ　Ｍ　Ｒ符号化データを受信した旨
を通知するとともにその受信データを回線インタフェー
ス部Ａ１８へ転送する。これにより、回線インタフェー
ス部１１１８は、システムバス４を介し、ＣＰＵ間通信
にてＣＩ’　Ｕ　］にＭ　Ｍ　Ｒ符号化データの受信を
通知するとともに、回線インタフェース部Ｂ１９からの
転送データを取込む。回線側から送られて（るＭＭＲ符
号化データの受信が終了し、回線インタフェース部Ｂ１
９からの転送データを全て、取込んだ時点で、回線イン
タフェース部Ｂ１９はその旨をＣＰＵＩに通知する。こ
れによりＣＰＵＩは回線インタフェース部Ａ１８からシ
ステムバス４経由でハードディスクコントローラ２０を
介しハードディスクドライバ２１に受信データを転送し
て格納する。

この様にして回線側から受信し、ハードディスクドライ
バ２１に格納したＭＭＲ符号化データを復号し、プリン
タに出力する手順は、以下のとおりである。

ＣＰＵ１は、ハードディスクドライバー２１に格納され
たＭＭＲ符号化データをハードディスクコントローラ２
０を介し、ウィンドウメモリ１５に転送する。その後に
、ＣＰｔＪｌはＭＭＲ符復号化装置１６に対し、ＣＰＵ
間通信により、復号化要求コマンドを送出する。ＭＭＲ
符復号化装置１６は、その要求コマンドを受けてｃｐｕ
ｔが指定したウィンドウメモリ１５上のエリアからＭ　
Ｍ　Ｒ符号化データをＤＭＡ転送により、順次ｌワード
毎にパラレルに受取る。

ＭＭＲ符復号化装置１６は、順次、復号化処理を実行し
、復号化した画像データは、ＣＰＵＩが指定したフレー
ムメモリ１４上のエリアに、イメージバス８を介してｌ
ワード毎にパラレルにＤＭＡ転送される。

ＭＭＲ符復号化装置１６は、ＣＰＵＩにより指定された
ウィンドウメモリ１５の全エリアのデータに対し復号化
処理を実行しフレームメモリ１４上に復号化したデータ
を全て格納した後、ＣＰＵＩに対し復号化処理終了のレ
スポンスを返送する。ＣＰＵＩは、そのレスポンスを受
けて、Ｉ１０制御部１７に対し、プリンタへの出力要求
コマンドを送出し、Ｉ１０制御部１７は、ＣＰＵＩから
指定されたフレームメモリ１４のエリアから復号済の画
像データを読出し、イメージバス８を介して転送して、
プリンタにその画像情報を出力する。そして、プリンタ
により紙等の記録材上に受信画像データに基づ（画像記
録を行なう。また、ディスプレイ装置１０に出力する場
合も同様に、ウィンドウメモリ１５に格納された画像デ
ータを復号化処理した後にフレームメモリ１４に転送し
、画像表示プロセッサ１３がそのフレームメモリ１４を
アクセスすることにより受信画像データに基づく画像を
ディスプレイ装置１０に表示させる。

以上は回線側から受信したＭＭＲ符号化データをプリン
タならびにディスプレイ装置１０に出力する迄の手順で
あるが、次にスキャナから読取った画像データを回線側
に符号化して送信する迄の手順を以下に記述する。

スキャナから読取り開始要求を示すスタート信号カ月１
０制御部１７に通知される。Ｉ１０制御部１７は、その
信号を受けてＣＰＵ１に対し、その情報を通知する。Ｃ
ＰＵＩは、Ｉ１０制御部１７に対して、スキャナの読取
り開始を指示する。Ｉ１０制御部１７はその指示に従っ
て、スキャナに対して読取りを開始せしめ、スキャナに
より原稿画像を読取って得た画像データをイメージバス
８を介し、ＣＰＵ　１が指定するウィンドウメモリ１５
のエリアに順次、格納する。スキャナからの読取りが終
了した時点で、Ｉ１０制御部１７は、ＣＰＵＩにその終
了を通知する。ＣＰＵ１は、その通知を受けて、ウィン
ドウメモリ１５に格納された画像データをシステムバス
４経出でハードディスクコントローラ２０を介しハード
ディスクドライバ−２１に順次、格納する。

この様にして、ハードディスクドライバー２１に格納さ
れた画像データに対するＭＭＲ符号化は次のとおりに行
なわれる。

ＣＰＵＩは、ハードディスクドライバー２１に格納され
た画像データをフレームメモリ１４に転送する。この転
送が終了した時点で、ＣＰＵＩはＭＭＲ符復号化装置１
６に対して、符号化要求コマンドを送出する。ＭＭＲ符
復号化装置１６は、その符号化要求コマンドを受けて、
ＣＰＵＩから指定されたフレームメモリ１４からイメー
ジバス８経由で、ＤＭＡ転送により、画像データを１ワ
ード毎にパラレルに受取る。そして、ＭＭＲ符復号化１
６装置は、その画像データを順次、Ｍ　Ｍ　Ｒ符号化し
、ＭＭＲ符号化データは、ウィンドウメモリ１５上のＣ
ＰＵＩにより指定されたエリアにシステムバス経由で格
納される。

ＣＰＵＩにより指定されたフレームメモリ１４上の画像
データ全てについて、ＭＭＲ符号化が完了すると、ＭＭ
Ｒ符復号化装置１６は、ＣＰＵＩに対し、符号化終了の
レスポンスを返送する。ＣＰＵＩは、そのレスポンスを
受けて、ウィンドウメモリ１５上のＭＭＲ符号化データ
をシステムバス４経出で、ハードディスクコントローラ
２０を介し、ハードディスクドライバー２１に格納する
。

ＣＰＵＩは、この様にしてハードディスクドライバー２
１に格納されたＭＭＲ符号化データをハードディスクコ
ントローラ２０を介し、更に、システムバス４を介して
回線インタフェース部Ａ１８に転送する。

また、これに際してＣＰＵ１は回線インタフェース部Ａ
１８に対し、送信を通知する。回線インタフェース部Ａ
１８は、その送信通知を受けて、回線インタフェース部
Ｂ１９に送信処理の実行を要求する。回線インタフェー
ス部Ｂ１９は、その要求を受けて、回線インタフェース
部Ａ１８から送信すべきＭＭＲ符号化データを受取ると
ともに、回線側に対して、送信処理を実行する。

第２図は、第１図示のＭＭＲ符復号化装置１６に於いて
、フレームメモリ１４に蓄積された画像データを、−走
査線毎にＭＭＲ符号化する様子を示す。

また、第３−１図は、第１図示のＭＭＲ符復号化装置１
６の符号化部の一実施例構成を示すブロック図である。

第３−１図において、 ２２はＣＰＵ、２３はＲＡＭ装置、２４はＲＯＭ装置、
２５はアドレスラッチ、２６及び５６はバス・アービタ
、２７及び５７はバス・コントローラ、２８及び５８は
双方向トランシーバ、２９及び５９はトライステートバ
ッファ素子、３０及び５０はバッファ素子、３１はアド
レスデコード部、３２及び５２はＦＩＦＯ部、３３はア
ドレスバス、３４はデータバス、３６はＩ１０ボートレ
ジスタ、３７はＰ／Ｓ変換部、３８はＭＭＲ符号器、３
９はＮＡＮＤ素子、４０はＡ　Ｎ　Ｄ素子、４２はＯＲ
素子、４３は水平同期信月発生器、４４は垂直同期信号
発生器、４５はコンパレータ、４６は２チャネルＤＭＡ
コントローラ、４８はタイミング発生器である。

第３−１図について説明を行なう。また、第５図にその
動作手順を示す。

第１図示のＣＰ　［、＋　１からシステムバス４を介し
、コマンドの有無を示すチャネルアテンションがかかっ
て（る。このチャネルアテンションは、チャネルコマン
ドを示すコートとＣｌ）　０番列とて構成されたＩ１０
アドレスて、相手ＣＦ’　Ｕにコマンドの到来を通知す
る。このチャネルアテンションはバッファ素子３０を介
し、コンパレータ４５に取込まね、自ＣＰ　１１番号と
比較され、自ｃ　ｐ　Ｕ宛てと判断された場合、Ｆ　Ｉ
　Ｆ　０部３２にチャネルアテンションを発生した相手
ＣＰ　Ｕ番号を取り込む６、このときにＦＩＦＯ部３２
は、ＣＰＵ２２に割込みを発生し、これによりＣＩ）　
ＩＪ　２２は、ＦＩＦＯ部３２から相手ＣＩ）　Ｕ番号
を読み込む。

相手ＣＰ　ｔＪ番号のチェックを行なった後、ＣＰＵ２
２は、ＤＭＡコントローラ４６に起動をかけ、ＤＭＡコ
ントローラ４６は、アドレスバス３３にアドレス信号を
送出する。また、同時に、バス・アービタ２６に対し、
システムハス４の獲得を要求し、バスを獲得するとハス
・コントローラ２７に対し、それを通知する。ハス・コ
ントローラ２７は、システムバス４との間−Ｃメモリ制
御信冒のやりとりを行なう。

また、バス・アービタ２６は、双方向トランシーバ２８
ならびにトライスデートバッファ素子２９に対しても、
ハスの獲得を通知する。トライステートバッファ素子２
９は、システムハス４に交ｊしアドレス信号を送出する
。さらに、第１図示のフレームメモリ１，１に置かれた
Ｃ　Ｐ　Ｕ間通信用エリアからのコマンド内容を双方向
トランシーバ２８を介し読んでくる。

第３−２図は、第１図示のフレームメモリ１４に置かれ
たｃ　ｐ　Ｕ間通信用エリアの様子を示す。

Ｃ））　Ｕ間通信用エリアから読込まれたコマンド内容
は、システムハス４、双方向トランシーバ２８を介し、
ＲＡ　Ｍ装置２３に蓄積される。ＣＰ　Ｕ　２２は、Ｒ
ＡＭ装置２３に蓄積されたコマンドを解析し７、符号化
要求コマンドと判断した際、コマンドにトｊ加された第
１図示のフレームメモリ１４上の画像データエリアのア
ドレスを２チャネルＤＭＡコントローラ４６にセットし
、又、コマンドに付与された第１図示のウィンドウメモ
リ１５上のＭＭＲ符号化データの格納アドレスを２チャ
ネルＤＭＡコントローラ４６にセットする。さらにＣＰ
Ｕ２２は、アドレスデコード部３１に対し、起動をかけ
、アドレスデコート信号により水平同期信号発生器４３
ならびにＭ　Ｍ　Ｒ符号器３８に対し、コマンドに付加
された一走査線の画像ヒツト数をセットする。

ここて、画像データの符号化の実際の動作に入るわけで
あるが、第４図に符号化動作に係わる動作タイミンクチ
ャート図を示す。まず、Ｍ　Ｍ　Ｒｉ号器３８には、タ
イミング発生器４８からＡ　Ｎ　１）素子１１０ならび
にＯＲ素子４２を介し、タイミンククロックが供給され
ている。このＭ　Ｍ　Ｒ復吋器３８はタイミ水 ンククロツクの供給時に符ｉ作し、タイミングクロック
の供給を停山することにより符号化動作を中断する。

ＣＰＵ２２がアドレスデコード部３１に対し、起動をか
け、その際発生するアドレスデコード信号により、垂直
同期信号発生器４４に垂直同期信号の発生を要求する。

これにより、垂直同期信号発生器４４は、１画面分の画
像データの入力期間を示す垂直同期信号を発生し、Ｍ　
Ｍ　Ｒ符号器３８ならびにＮＡＮＤ素子３９にその発生
を通知する。同様に、ＣＩ）　Ｕ　２２がアドレスデコ
ード部３１に対し起動をかけて、水平同期信号発生部４
３に対して水平同期信１号の発生を要求する。これによ
り水平同期信月発生器４３は、１走査線分の画像データ
の入力期間を示す水平同期信号を発生し、ＭＭＲ符弓器
３８ならびにＮ　Ａ　Ｎ　Ｉ’）素子３９にその発生を
通知する。この際、タイミンク発生器４８からのタイミ
ングクロックの、Ｎ　Ａ　Ｎ　Ｉ）素子３９、ＡＮＤ素
子４０ならびにＯＲ素子４２を介したＭ　Ｍ　Ｒ符号器
３８に対する供給を停止［する。従って、ＭＭＲ符号器
３８は符吋化動作を停」卜している。

以−Ｌの状態て、ＣＰ　ＩＪ　２２は、Ｉ）　Ｍ　Ａコ
ントローラ４６に対し、ＤＭＡ−Ｉｔイクルのスタート
を指示する。

Ｐ／Ｓ変換部３７からの］）ＭＡリクエストにより、１
）ＭΔコントローラ４６は、ｒ）ＭＡクリートイクルに
てアドレス信号を送出し、又、それと同時にバス・アー
ビタ５６に対しイメージバス８の獲得を要求し、ハスを
獲得するとバスコントローラ５７に対し、それを通知す
る。バスコントローラ５７は、イメージバス８との間で
メモリ制御信号のやりとりを行なう。

又、ハスアービタ５６は、双方向トランソー／＜５８、
ならびにトライステートバッファ素子５９に対してもハ
スの獲得を通知する。

この後に、ｌ・ライスデートバッファ素子５９は、イメ
ージハス８に対し、先にセットされているアドレス信弓
を送出する。すると、第１図示のフレームメモリ１４Ｆ
の画像データエリアからイメージハス８を介して双方向
トランシーバ５８より画像データを１ワ一ド単位でＤＭ
Ａコントローラ４６に読込んでくる。ＤＭＡコントロー
ラ４６に読込んてきた１ワードの画像データは、次のＤ
　Ｍ　Ａライトサイクルにて、Ｉ１０ボートレジスタ３
６にラッチされる。Ｉ１０ポートレンスタ３６にラッチ
すると同時にＩ１０ポートレジスタ３６の画像データを
Ｐ／Ｓ変換部３７に転送する。このときのタイミングで
、Ｐ／Ｓ変換部３７は、ＡＮｒ）素子４０に対し、クロ
ックイネーブル信月を送出し、Ａ　Ｎ　Ｉ）素子４０な
らびにＯＲ素子４２を介しＭ　Ｍ　Ｒ符号器３８にタイ
ミングクロックが第４図示の如（供給される。、また、
第４図示の如くＩ１０ボートレジスタ３６からＰ／Ｓ変
換部３７ヘシリアル変換タイミングパルスが印加される
。

これによりじ／′０ポートレジスタ３６のデータが））
／Ｓ変換部３７にロートされ、川に、第４図示の如（］
、／’０ボートレジスタ３６からＰ／８変換部：（７に
Ｐ／８変換イネーフルイ菖ヒが印加される。従って、ｌ
）／８変換部３７ては、画像データのパラレル・シリア
ル変換が行なわれ、シリアル変換された画像データは第
４図示の如（ＭＭＲ符り器；３８に対し、１６ヒツト（
画素）のシリアル画像データとして入力される。１ワ一
ド分のパラレル・ノリアル変換が行なわれた後、Ｉ）　
／　Ｓ変換部３７は、Ａ　Ｎ　Ｉ−）素子４０に対する
クロックイネ−フル信！をオフし、これによりＡＮＤ素
了素子ならびにＯＲ素子４２を介するＭＭＲ符号器３８
に対するタイミングクロックの供給が停止する。さらに
、ＤＭＡコントローラ４６に対し、ＤＭＡリクエストが
送出され、符号化すべき画像データのＩ１０ボートレジ
スタ３０へのＤＭＡ転送を要求する。

以上の動作により、−走査線分の画像データに対するＤ
ＭＡがｌワード毎に分けて行なわれ、シリアルデータと
してＭＭＲ符号器３８に入力される。

−走査線分の画像データのＭ　Ｍ　Ｒ符号器３８への入
力が終了すると、水平同期信月の発生が停止し、これに
より、Ａ　Ｎ　］’）素子４０及びＯＲ素子４２を介し
てタイミングクロックがＭ　Ｍ　Ｒ符号器３８に供給さ
れ、ＭＭＲ符号器３８はこの様に入力された画像データ
を周知のＭ　Ｍ　Ｒ符号化手順に従って符号化動作する
。尚、Ｍ　Ｍ　Ｒ符号化は特願昭６０−１７０８０３に
詳説されている。

又、この時ＭＭＲ符号器３３から出力されるＭＭＲ初吋
化データは、ＭＭＲ符号器３８から出力されるタイミン
クパルスにしたがって、Ｆ　Ｉ　Ｆ　０部５２に出力さ
れる。Ｆ　Ｉ　Ｆ　０部５２にＭＭＲ符号化データが入
力されると、ＤＭＡコントローラ４６に対し、ＤＭＡの
リクエストが送出される。ここで、Ｐ／Ｓ変換部３７か
ら出力される符号化すべき画像データの取込みを要求す
るＤＭＡリクエストと比較して、Ｆ　Ｉ　Ｆ　０部５２
から出力されるＤＭＡリクエストの方が大きいプライオ
リティを持つ。したがって、ＦＩ　Ｆ　０部５２からの
第４図示の如（１）ＭＡリクエストが出ると、ＤＭＡコ
ントローラ４６は、Ｆ　Ｉ　Ｔｉ’　０部５２からＭ　
Ｍ　Ｒ符号化データを読出すＩ）　Ｍ　Ａリートサイク
ルをスタートシ、Ｉ）　Ｍ　Ａライトサイクルにて、バ
ス・アービタ２６ならびにハス・コントｌコーラ２７の
制御信号によりイメージバス８側と同様な手順にて、双
方向トランシーバ２８を介し、システムハス４側にＭＭ
Ｒ符号データが送出される。システムハス４側に送出さ
れたそのデータは、第１図示のウィンドウメモリ１５の
予めセットされたアドレス領域に格納される。

一走査線分の画像データに対するウィンドウメモリ１５
へのＩ）　Ｍ　Ａが行なわれると、ＣＩ）　Ｕ　２２に
対し、割込みが発生ずる。ＣＰＵ２２は、それによって
、２走査線目に対するＤＭＡパラメータ（メモリアドレ
ス等）の設定をＤＭＡコントローラ４６に対し行ない、
ＤＭＡコントローラ４６を再起動する。そして、符号化
動作により発生したＭＭＲ符号化データも同様に、第１
図示のウィンドウメモリ１５に順次、格納される。

以上の様に各走査線の画像データの符号化を繰返して実
行し、全走査線に対する画像データのＭＭＲ符化が行な
われると、ＣＰＵ２２・は、ＲＡＭ装置２３にレスポン
スを書込み、そのレスポンス内容をＤＭＡコントローラ
４６により、第３−１図のフレームメモリ１４に置かれ
たＣＰＵ間通信用エリアに、同様な方法でＤＭＡ転送す
る。

さらに、第１図示のＣＰＵＩに対し、システムバス４を
介してチャネルアテンションをかけ、ＣＰＵＩに通知す
ることにより、ＭＭＲ復号化処理が終了する。

尚、本実施例においては、ＭＭＲ符号化に本発明を適用
したが、本発明はモディファイド・リード（ＭＲ）符号
化やモディファイド・ハフマン（ＭＨ）符号化等の他の
符号化動作にも適用可能である。

〔効　果〕

以上の説明のように、本発明によると、符号化すべき画
像データをＤＭＡ転送によって、高速に符号化器に転送
するとともに、符号化動作をＤＭＡに合わせて行なうた
め、システム設計上、柔軟な設計が可能となるばかりで
なく、高速符号化が可能となる。

【図面の簡単な説明】

第１図は本発明を適用したファクシミリ装置の全体的構
成を示すブロック図、第２図は画像データの符号化動作
を示す図、第３−１図はＭＭＲ符号化装置の構成例を示
すブロック図、第３−２図はＣＰ　０間通信用エリアを
示す図、第４図は画像データのシリアル変換動作を示す
タイミングチャート図、第５図は符号化動作の手順を示
すフローヂャート図であり、 １はＣＰｔＪ、４はシステムバス、８はイメージバス、
１４はフレームメモリ、１５はウィンドウメモリ、１６
はＭＭＲ符復号化装置、３７はＰ／Ｓ変換部、３８はＭ
ＭＲ符号器、４８はタイミング発生器、４６はＤＭＡコ
ントローラである。

Claims (1)

【特許請求の範囲】
1. 画像メモリに蓄積された画像データを符号化器へ転送し
   て符号化を行なう画像データの符号化装置において、画
   像メモリから画像データを符号化器へＤＭＡ転送すると
   ともに、画像データのＤＭＡ転送に同期して符号化器を
   動作するための基準信号を符号化器に供給することによ
   り、間欠的にＤＭＡ転送される画像データを符号化する
   ことを特徴とする画像データの符号化装置。