JPH01108663A - 割込み情報伝達回路 - Google Patents
割込み情報伝達回路Info
- Publication number
- JPH01108663A JPH01108663A JP62267154A JP26715487A JPH01108663A JP H01108663 A JPH01108663 A JP H01108663A JP 62267154 A JP62267154 A JP 62267154A JP 26715487 A JP26715487 A JP 26715487A JP H01108663 A JPH01108663 A JP H01108663A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- identification information
- information
- bus
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はデータ処理装置やインテリジェント装置相互
をシステム・ハスで接続してなるコンピュータシステム
における各装置間の割込み情報伝達回路に関する。
をシステム・ハスで接続してなるコンピュータシステム
における各装置間の割込み情報伝達回路に関する。
第３図は、例えば、ｌＥＣ８２１ＢＵＳ （ＩＥＥＰ１
０１４／Ｄｉ・２）に示された従来のこの種のコンピュ
ータシステムの１例をブロック構成図で示したものであ
る。同図において、Ａはシステム制御ユニット（システ
ムコントローラ）、ＢとＣはデータ処理装置、Ｄはイン
テリジェント装置である。１はシステム制御ユニッ）Ａ
のバス・アービター、２はこのバス・アービター１にハ
ス使用権を要求するバスリクエスター、３は割込みリク
エスター、４は割込みハンドラー、５はバスマスター、
６はプロセッサ（データ処理プロセッサ）であって、デ
ータ処理装置ＢのものはＣＰＵ１で、データ処理装置Ｃ
のものはＣＰＵ２で示している。７はインテリジェント
入出カプロセッサ、８はシステムハスであって、データ
転送バス（データライン）８１、データ転送バス（アド
レスライン）８２、割込みバス８３およびアービトレー
ションバス８４等を含んでいる。
０１４／Ｄｉ・２）に示された従来のこの種のコンピュ
ータシステムの１例をブロック構成図で示したものであ
る。同図において、Ａはシステム制御ユニット（システ
ムコントローラ）、ＢとＣはデータ処理装置、Ｄはイン
テリジェント装置である。１はシステム制御ユニッ）Ａ
のバス・アービター、２はこのバス・アービター１にハ
ス使用権を要求するバスリクエスター、３は割込みリク
エスター、４は割込みハンドラー、５はバスマスター、
６はプロセッサ（データ処理プロセッサ）であって、デ
ータ処理装置ＢのものはＣＰＵ１で、データ処理装置Ｃ
のものはＣＰＵ２で示している。７はインテリジェント
入出カプロセッサ、８はシステムハスであって、データ
転送バス（データライン）８１、データ転送バス（アド
レスライン）８２、割込みバス８３およびアービトレー
ションバス８４等を含んでいる。
次に、このシステムの割込み情報伝達動作を説明する。
インテリジェント入出カプロセッサ７から割込み要求信
号が送出されると、該割込み要求信号はバスマスター５
を経由し、割込みリクエスター３から割込みバス８３に
送出される。割込みバス８３に送出された割込み要求信
号はデータ処理装置Ｂ内の割込みハンドラー４で受信さ
れ、バスマスター５がバスリクエスター２を作動し、バ
ス使用権を要求する要求信号を送出する。このハス使用
権要求信号はシステム制御ユニットＡのバス・アービタ
ー１により受信され、該バス・アービター１はバスの調
停を実行する。この調停が完了してデータ処理装置Ｂが
バス使用権を獲得すると、データ処理装置Ｂ内の割込み
ハンドラー４から割込みバス８３に割込み元を示す識別
番号（以下、ＩＤ番号という）の送出を要求する信号を
送出する。このＩＤ送出要求信号はインテリジェント装
置り内の割込みリクエスター３によって受信され、該割
込みリクエスター３は自己のＩＤ番号の信号（ＩＤ信号
）をシステムバス８のデータライン８１に送出する。こ
のＩＤ信号はデータ処理装置Ｂの割込みハンドラー４で
受信され、バマスター５からプロセッサ（ＣＰＩＪＩ）
６に割込み要求が伝達される。かくして、割込み情報伝
達フェーズが終了し、プロセッサ（ＣＰＵＩ）６が割込
み応答信号を送出したのち、ＩＤ情報を受は取り、該Ｉ
Ｄ情報に基づき割込み処理を開始する。プロセッサ（Ｃ
ＰＵＩ）６は上記受は取ったＩＤ情報に対し、データ処
理装置Ｃへの割込みと判断した場合は、該ＩＤＷｔ報を
プロセッサ（ＣＰＵ２）６へ転送する。
号が送出されると、該割込み要求信号はバスマスター５
を経由し、割込みリクエスター３から割込みバス８３に
送出される。割込みバス８３に送出された割込み要求信
号はデータ処理装置Ｂ内の割込みハンドラー４で受信さ
れ、バスマスター５がバスリクエスター２を作動し、バ
ス使用権を要求する要求信号を送出する。このハス使用
権要求信号はシステム制御ユニットＡのバス・アービタ
ー１により受信され、該バス・アービター１はバスの調
停を実行する。この調停が完了してデータ処理装置Ｂが
バス使用権を獲得すると、データ処理装置Ｂ内の割込み
ハンドラー４から割込みバス８３に割込み元を示す識別
番号（以下、ＩＤ番号という）の送出を要求する信号を
送出する。このＩＤ送出要求信号はインテリジェント装
置り内の割込みリクエスター３によって受信され、該割
込みリクエスター３は自己のＩＤ番号の信号（ＩＤ信号
）をシステムバス８のデータライン８１に送出する。こ
のＩＤ信号はデータ処理装置Ｂの割込みハンドラー４で
受信され、バマスター５からプロセッサ（ＣＰＩＪＩ）
６に割込み要求が伝達される。かくして、割込み情報伝
達フェーズが終了し、プロセッサ（ＣＰＵＩ）６が割込
み応答信号を送出したのち、ＩＤ情報を受は取り、該Ｉ
Ｄ情報に基づき割込み処理を開始する。プロセッサ（Ｃ
ＰＵＩ）６は上記受は取ったＩＤ情報に対し、データ処
理装置Ｃへの割込みと判断した場合は、該ＩＤＷｔ報を
プロセッサ（ＣＰＵ２）６へ転送する。
このように、従来のシステムでは、割込み要求の伝達の
ための専用のバス（割込みバス８３）を必要とし、また
１、システムバス８に接続されている複数の装置から同
時に割込み要求があった場合には、割込みハンドラー４
がＩＤ送出要求信号に対する各装置からのＩＤ信号の出
力順位を調停する必要があり、更に、同一割込み要求は
一つの割込みハンドラー４で管理しなくてはならず、他
の装置への割込み情報の伝達は不可能であった。
ための専用のバス（割込みバス８３）を必要とし、また
１、システムバス８に接続されている複数の装置から同
時に割込み要求があった場合には、割込みハンドラー４
がＩＤ送出要求信号に対する各装置からのＩＤ信号の出
力順位を調停する必要があり、更に、同一割込み要求は
一つの割込みハンドラー４で管理しなくてはならず、他
の装置への割込み情報の伝達は不可能であった。
この発明は上記問題を解消するためになされたもので、
割込み専用のバスを設ける必要がなく、割込み要求を他
の装置を経由することなく割込み指定先の装置に対して
直接伝達することができ、従来に比して伝達時間を短縮
することができる割込み情報伝達回路を提供することを
目的とする。
割込み専用のバスを設ける必要がなく、割込み要求を他
の装置を経由することなく割込み指定先の装置に対して
直接伝達することができ、従来に比して伝達時間を短縮
することができる割込み情報伝達回路を提供することを
目的とする。
この発明は上記目的を達成するため、自己が属する装置
の自己識別情報を予め格納し、システムバスに読出す自
己識別情報記憶回路、割込み指定先の識別情報を含む情
報を記憶するとともにこれをシステムバスへ読出す識別
情報記憶回路、システムバス上の上記情報内の上記識別
情報を上記自己識別情報と照合する識別情報照合回路、
割込み要求があったことを自己が属する装置内のプロセ
ッサへ伝達する割込み制御回路および上記識別情報照合
回路の一致出力があったことを条件として上記識別情報
記憶回路の書込み／読出しを制御するとともに上記割込
み制御回路を付勢する制御回路を有する識別情報送受信
部を有し、上記割込み指定先の識別情報は割込み要求発
生時に与えられる構成としたものである。
の自己識別情報を予め格納し、システムバスに読出す自
己識別情報記憶回路、割込み指定先の識別情報を含む情
報を記憶するとともにこれをシステムバスへ読出す識別
情報記憶回路、システムバス上の上記情報内の上記識別
情報を上記自己識別情報と照合する識別情報照合回路、
割込み要求があったことを自己が属する装置内のプロセ
ッサへ伝達する割込み制御回路および上記識別情報照合
回路の一致出力があったことを条件として上記識別情報
記憶回路の書込み／読出しを制御するとともに上記割込
み制御回路を付勢する制御回路を有する識別情報送受信
部を有し、上記割込み指定先の識別情報は割込み要求発
生時に与えられる構成としたものである。
この発明では、割込み要求が発生した装置内の識別情報
送受信部が割込み指定先識別情報と自己識別情報をシス
テムバスへ直接送出する。割込み指定先の装置内の識別
情報送受信部では、システムバス上に送出された上記識
別情報を監視して自己の識別情報と一致する識別情報が
あった場合に、システムバス上の割込み情報を取込み、
割込み要求があったことを装置内のプロセッサに伝達す
る。
送受信部が割込み指定先識別情報と自己識別情報をシス
テムバスへ直接送出する。割込み指定先の装置内の識別
情報送受信部では、システムバス上に送出された上記識
別情報を監視して自己の識別情報と一致する識別情報が
あった場合に、システムバス上の割込み情報を取込み、
割込み要求があったことを装置内のプロセッサに伝達す
る。
第１図はこの発明の実施例を示したブロック図であって
、前記第３図におけるデータ処理装置Ｂ、Ｃ及びインテ
リジェント装置り内の割込みリクエスター３及び割込み
ハンドラー４に代えて、識別情報送受信部（以下、ＩＤ
送受信部という）９が設けられている点において上記第
３図の従来のものと相違する。
、前記第３図におけるデータ処理装置Ｂ、Ｃ及びインテ
リジェント装置り内の割込みリクエスター３及び割込み
ハンドラー４に代えて、識別情報送受信部（以下、ＩＤ
送受信部という）９が設けられている点において上記第
３図の従来のものと相違する。
上記ＩＤ送受信部９は、第２図に示すように、カード識
別情報記憶回路（カードＩＤ記憶回路）２０、識別情報
照合回路（ＩＤ照合回路）２１、書込み／続出し制御回
路２２２割込み制御回路２３、識別情報記憶回路（ＴＤ
Ｄ憶回路）２４を有している。カードＩＤ記憶回路２０
は自己が属する装置に固有の識別情報を格納している。
別情報記憶回路（カードＩＤ記憶回路）２０、識別情報
照合回路（ＩＤ照合回路）２１、書込み／続出し制御回
路２２２割込み制御回路２３、識別情報記憶回路（ＴＤ
Ｄ憶回路）２４を有している。カードＩＤ記憶回路２０
は自己が属する装置に固有の識別情報を格納している。
書込み／読出し制御卸回路２２はＩＤ照合回路２１が出
力する一致信号とシステムバス８上の書込み／読出し制
御信号を受けて、システムバス８上のＩＤ情報のＩＤ記
憶回路２４への取り込みおよびシステムバス８へ送出す
るＩＤ情報のＩＤ記憶回路２４へ書込みと、読出しを制
御するとともに割込み開始信号を作成する。ＩＤ記憶回
路２４は一時記憶回路である。
力する一致信号とシステムバス８上の書込み／読出し制
御信号を受けて、システムバス８上のＩＤ情報のＩＤ記
憶回路２４への取り込みおよびシステムバス８へ送出す
るＩＤ情報のＩＤ記憶回路２４へ書込みと、読出しを制
御するとともに割込み開始信号を作成する。ＩＤ記憶回
路２４は一時記憶回路である。
次に、このシステムにおける割込み情報伝達動作につい
て説明する。
て説明する。
今、インテリジェント装置りとデータ処理装置８間で割
込み情報の伝達が実行されるものとする。インテリジェ
ント入出カプロセッサ７からの割込み要求信号はバスマ
スター５から、ＩＤ送受信部９のＩＤ記憶回路２４に送
り込まれ（割込み指定先ＩＤ番号が記憶される）、同時
に、バスマスター５からデータ転送バス使用権獲得要求
信号がバスリクエスター２に伝達される。バスアービタ
ー１によるバス調停の結果、インテリジェント装置りが
データ転送バス使用権を獲得すると、これが、アービト
レイションバス８４からバスリクエスター２、バスマス
ター５を経由して、ＩＤ送送受郡部９内割込み制御回路
２３に伝達され、ＩＤ送受信部９は、カードＩＤ記憶回
路２０からデータライン８１へ自己ユニットのＩＤ情報
を送出すると同時にＩＤ記憶回路２４に書込まれた上記
割込み指定先ＩＤ情報をアドレスライン８２に送出する
。
込み情報の伝達が実行されるものとする。インテリジェ
ント入出カプロセッサ７からの割込み要求信号はバスマ
スター５から、ＩＤ送受信部９のＩＤ記憶回路２４に送
り込まれ（割込み指定先ＩＤ番号が記憶される）、同時
に、バスマスター５からデータ転送バス使用権獲得要求
信号がバスリクエスター２に伝達される。バスアービタ
ー１によるバス調停の結果、インテリジェント装置りが
データ転送バス使用権を獲得すると、これが、アービト
レイションバス８４からバスリクエスター２、バスマス
ター５を経由して、ＩＤ送送受郡部９内割込み制御回路
２３に伝達され、ＩＤ送受信部９は、カードＩＤ記憶回
路２０からデータライン８１へ自己ユニットのＩＤ情報
を送出すると同時にＩＤ記憶回路２４に書込まれた上記
割込み指定先ＩＤ情報をアドレスライン８２に送出する
。
データ処理装置Ｂ、Ｃ、インテリジェント装置り内のＩ
Ｄ送受信部９は、常時、ＩＤ照合回路２Ｉにより、アド
レスライン８２上のＩＤ情報を監視して自己のカードＩ
Ｄ記憶回路２０の内容とを照合しており、この例では、
データ処理装置Ｂ内のＩＤ送受信部９のＩＤ照合回路２
１がＩＤ情報の一致を検出して、一致信号を書込み／読
出し制御回路２２に送出する。書込み／続出し制御回路
２２はデータライン８１上の割込み元のＩＤ情報をＩＤ
記憶回路２４に取り込ませると同時に、割込み制御回路
２３に割込み要求があったことを伝達する。これにより
、割込み制御回路２３はバスマスター５を経由して、プ
ロセッサ（ＣＰＵＩ）６に割込み要求を伝達して割込み
応答を待ち、割込み応答信号を受けると、ＩＤ記憶回路
２４の内容をバスマスター５を経由してプロセッサ（Ｃ
ＰＵＩ）６に伝達する。以後、プロセッサ（ＣＰＵ１）
６は受は取った上記内容に基づき割込み処理を実行する
。他方、データ処理装置Ｃでは、アドレスライン８２上
のＩＤ情報が自己のＩＤ情報と一致しないので、ＩＤ情
報の取り込みは行わない。
Ｄ送受信部９は、常時、ＩＤ照合回路２Ｉにより、アド
レスライン８２上のＩＤ情報を監視して自己のカードＩ
Ｄ記憶回路２０の内容とを照合しており、この例では、
データ処理装置Ｂ内のＩＤ送受信部９のＩＤ照合回路２
１がＩＤ情報の一致を検出して、一致信号を書込み／読
出し制御回路２２に送出する。書込み／続出し制御回路
２２はデータライン８１上の割込み元のＩＤ情報をＩＤ
記憶回路２４に取り込ませると同時に、割込み制御回路
２３に割込み要求があったことを伝達する。これにより
、割込み制御回路２３はバスマスター５を経由して、プ
ロセッサ（ＣＰＵＩ）６に割込み要求を伝達して割込み
応答を待ち、割込み応答信号を受けると、ＩＤ記憶回路
２４の内容をバスマスター５を経由してプロセッサ（Ｃ
ＰＵＩ）６に伝達する。以後、プロセッサ（ＣＰＵ１）
６は受は取った上記内容に基づき割込み処理を実行する
。他方、データ処理装置Ｃでは、アドレスライン８２上
のＩＤ情報が自己のＩＤ情報と一致しないので、ＩＤ情
報の取り込みは行わない。
このように、本実施例では、割込み要求発生が生ずると
、割込み要求元の装置では、ハス使用権獲得を待って、
割込み指定先のＩＤ情報をシステムバス８のアドレスラ
イン８２に、自己のＩＤ情報をデータライン８１にそれ
ぞれ送出し、割込み指定先のＩＤ情報と一致するＩＤＩ
Ｉｖ報を有する装置のみがＩＤの一致を検出して割込み
処理を行う。
、割込み要求元の装置では、ハス使用権獲得を待って、
割込み指定先のＩＤ情報をシステムバス８のアドレスラ
イン８２に、自己のＩＤ情報をデータライン８１にそれ
ぞれ送出し、割込み指定先のＩＤ情報と一致するＩＤＩ
Ｉｖ報を有する装置のみがＩＤの一致を検出して割込み
処理を行う。
従って、割込みバスは不要であり、割込み情報は、直接
、割込み指定先の装置に対して伝達される。
、割込み指定先の装置に対して伝達される。
なお、上記実施例では、ＩＤ記憶回路２４に、ＩＤ情報
のみを授受させているが、他の情報（スティタス情報や
属性等）も同時に授受させる構成とすることができる。
のみを授受させているが、他の情報（スティタス情報や
属性等）も同時に授受させる構成とすることができる。
また、カードＩＤ記憶回路２０に記憶させるＩＤ情報を
、プロセッサ６から書込んでいるが、スイッチ等の手段
によりマニュアルで初期設定するようにしてもよい。ま
た、システムバス８の使用権獲得要求を、バスマスター
５を経由してバスリクエスター２に伝達しているが、直
接、ＩＤ送送受郡部９行わせるようにしてもよい。また
、コンピュータシステムがＩＤ送送受郡部９備えない前
記従来の装置とＩＤ送送受郡部９有する本実施例の装置
との混成からなる場合でも、ＩＤ送送受郡部９有する本
実施例の装置間では上記した動作を行わせることができ
る。
、プロセッサ６から書込んでいるが、スイッチ等の手段
によりマニュアルで初期設定するようにしてもよい。ま
た、システムバス８の使用権獲得要求を、バスマスター
５を経由してバスリクエスター２に伝達しているが、直
接、ＩＤ送送受郡部９行わせるようにしてもよい。また
、コンピュータシステムがＩＤ送送受郡部９備えない前
記従来の装置とＩＤ送送受郡部９有する本実施例の装置
との混成からなる場合でも、ＩＤ送送受郡部９有する本
実施例の装置間では上記した動作を行わせることができ
る。
この発明は以上説明した通り、割込み要求の相手先をア
ドレスラインを使用して指定することができるので、専
用の割込みバスを設けなくて済む利点がある上、迂回す
ることなく、直接、割込み相手先に割込み情報を伝達す
ることができるので、各装置間における割込み情報の伝
達が容易になり、また、割込み要求が発生すると、ＩＤ
情報をシステムバスに送出するので、割込み情報伝達時
間を短縮することができる利点がある。
ドレスラインを使用して指定することができるので、専
用の割込みバスを設けなくて済む利点がある上、迂回す
ることなく、直接、割込み相手先に割込み情報を伝達す
ることができるので、各装置間における割込み情報の伝
達が容易になり、また、割込み要求が発生すると、ＩＤ
情報をシステムバスに送出するので、割込み情報伝達時
間を短縮することができる利点がある。
第１図はこの発明の実施例を示すブロック図、第２図は
上記実施例における識別情報送受信部のブロック図、第
３図は従来のコンピュータシステムを示すブロック図で
ある 図において、２−ハスリクエスター、５−バスマスター
、６．７−プロセッサ、８−システムバス、２０−カー
ド識別情報記憶回路、２１−識別情報照合回路、２２−
書込み／続出し制御回路、２３−割込み制御回路、２４
−識別情報記憶回路、Ｂ、Ｃ−データ処理装置、Ｄ−イ
ンテリジェント装置。 なお、図中、同一符号は同一または相当部分を示す。
上記実施例における識別情報送受信部のブロック図、第
３図は従来のコンピュータシステムを示すブロック図で
ある 図において、２−ハスリクエスター、５−バスマスター
、６．７−プロセッサ、８−システムバス、２０−カー
ド識別情報記憶回路、２１−識別情報照合回路、２２−
書込み／続出し制御回路、２３−割込み制御回路、２４
−識別情報記憶回路、Ｂ、Ｃ−データ処理装置、Ｄ−イ
ンテリジェント装置。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- 複数のデータ処理装置、インテリジェント装置及びシス
テム制御ユニットをシステムバスにより接続してなるコ
ンピュータシステムにおいて、自己が属する装置の自己
識別情報を予め格納しシステムバスに送出する自己識別
情報記憶回路、割込み指定先の識別情報を含む情報を記
憶するとともにこれをシステムバスへ送出する識別情報
記憶回路、システムバス上の上記情報内の上記識別情報
を上記自己識別情報と照合する識別情報照合回路、割込
み要求があったことを自己が属する装置内のプロセッサ
へ伝達する割込み制御回路および上記識別情報照合回路
の一致出力があったことを条件として上記識別情報記憶
回路の書込み／読出しを制御するとともに上記割込み制
御回路を付勢する制御回路を有する識別情報送受信部を
有し、上記割込み指定先の識別情報は割込み要求発生時
に与えられることを特徴とする割込み情報伝達回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62267154A JPH01108663A (ja) | 1987-10-21 | 1987-10-21 | 割込み情報伝達回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62267154A JPH01108663A (ja) | 1987-10-21 | 1987-10-21 | 割込み情報伝達回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01108663A true JPH01108663A (ja) | 1989-04-25 |
Family
ID=17440841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62267154A Pending JPH01108663A (ja) | 1987-10-21 | 1987-10-21 | 割込み情報伝達回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01108663A (ja) |
-
1987
- 1987-10-21 JP JP62267154A patent/JPH01108663A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093780A (en) | Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data | |
| CA1247249A (en) | System bus means for inter-processor communication | |
| JPS63255759A (ja) | 制御システム | |
| JP2001502088A (ja) | バス・インタフェース制御回路 | |
| US6058440A (en) | Programmable and adaptive resource allocation device and resource use recorder | |
| US5805841A (en) | Symmetric parallel multi-processing bus architeture | |
| JPH01108663A (ja) | 割込み情報伝達回路 | |
| JPH10307788A (ja) | バスブリッジ | |
| EP1769370B1 (en) | Data processing system | |
| JPH09288608A (ja) | 分散処理システムにおけるファイル共用制御装置 | |
| JP2824890B2 (ja) | Ｓｃｓｉプロトコル制御装置 | |
| KR100199021B1 (ko) | 순차식 pci 버스용 다중 인터럽트 제어장치 및 방법 | |
| JPH06224975A (ja) | 結合したモジュールをリセットする方法及びこの方法を用いるシステム | |
| KR920001815B1 (ko) | 인터럽트 버스의 동기방법 | |
| JP2573790B2 (ja) | 転送制御装置 | |
| JPH1055341A (ja) | バスインタフェース制御方式 | |
| KR100191242B1 (ko) | 데이타 전송장치 | |
| KR920007170B1 (ko) | 다중처리기 시스템의 인터럽트 버스 정합장치 | |
| JP2666782B2 (ja) | 多重バス制御システム | |
| JPS62293309A (ja) | 数値制御装置のデ−タ・リ−ド・ライト方式 | |
| KR0121973B1 (ko) | 전전자 교환기에 있어서 프로세서 보드간의 공통버스 중재회로 | |
| JP3497179B2 (ja) | データ処理システムのバス管理方式 | |
| JPH01276263A (ja) | バス通信装置 | |
| JPS61245740A (ja) | 時分割多重伝送方式 | |
| JPS636892B2 (ja) |