JPH01109272A - Ｌｓｉの診断回路 - Google Patents
Ｌｓｉの診断回路Info
- Publication number
- JPH01109272A JPH01109272A JP62263822A JP26382287A JPH01109272A JP H01109272 A JPH01109272 A JP H01109272A JP 62263822 A JP62263822 A JP 62263822A JP 26382287 A JP26382287 A JP 26382287A JP H01109272 A JPH01109272 A JP H01109272A
- Authority
- JP
- Japan
- Prior art keywords
- diagnostic
- circuit
- lsi
- shift
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデジタルＬＳＩの診断回路に係り２％に診断容
易化に好適なＬＳＩの診断回路に関する。
易化に好適なＬＳＩの診断回路に関する。
従来のＬＳＩの診断回路は、たとえば特開昭６０−１４
２２８１号に記載のようにテストモードのときだけ当該
論理回路中のすべてのＦＦ（フリップフロップ）を所定
の順序に継続してシフト機能をもたせシフトレジスタか
らなるテスト用シフトパスな形成する場合に、任意のＦ
Ｆの内容をアドレスレジスタとセレクタにより選択して
出力しその論理を上記テスト用シフトバスに入力された
ビットパターンの対応ビットの論理と比較する手段を備
えたことを特徴とし【いる。なお上記の従来例にはテス
トモードと通常モードの切換えＫつい【具体的な記載は
ない。
２２８１号に記載のようにテストモードのときだけ当該
論理回路中のすべてのＦＦ（フリップフロップ）を所定
の順序に継続してシフト機能をもたせシフトレジスタか
らなるテスト用シフトパスな形成する場合に、任意のＦ
Ｆの内容をアドレスレジスタとセレクタにより選択して
出力しその論理を上記テスト用シフトバスに入力された
ビットパターンの対応ビットの論理と比較する手段を備
えたことを特徴とし【いる。なお上記の従来例にはテス
トモードと通常モードの切換えＫつい【具体的な記載は
ない。
上記従来技術はＬＳＩの診断の容易化についてはあまり
配慮がされておらず、テストパターン作成が困難になる
問題があり、またその問題を解決するためＶＣＬＳＩの
入出力ビン数が増大したり、テストパターン数が増大す
るなどの問題があった。
配慮がされておらず、テストパターン作成が困難になる
問題があり、またその問題を解決するためＶＣＬＳＩの
入出力ビン数が増大したり、テストパターン数が増大す
るなどの問題があった。
本発明の目的は診断用のピンを少なくし短いテストパタ
ーン数でＬＳＩの診断を容易に行なうことのできるＬＳ
Ｉの診断回路を提供するにある。
ーン数でＬＳＩの診断を容易に行なうことのできるＬＳ
Ｉの診断回路を提供するにある。
上記目的は、テストモード時にＬＳＩのいくつかのフリ
ップフロップ（ＦＦ）を診断用シフトデータ入力ピンよ
り前段のＦＦから後段のＦＦへ順次にセレクタを介して
トリー（木）状のシフトレジスタを構成するよう接続し
、その最終段のＦＦの出力を排他的論理和回路（ｘｘ−
ｏＲ）を介して診断用シフトデータ出力ピンへ接続した
ＬＳＩの診断回路により達成される。
ップフロップ（ＦＦ）を診断用シフトデータ入力ピンよ
り前段のＦＦから後段のＦＦへ順次にセレクタを介して
トリー（木）状のシフトレジスタを構成するよう接続し
、その最終段のＦＦの出力を排他的論理和回路（ｘｘ−
ｏＲ）を介して診断用シフトデータ出力ピンへ接続した
ＬＳＩの診断回路により達成される。
上記のＬＳＩの診断回路は、テストモード時にセレクタ
のセレクト信号により通常モードからテストモードに切
り換えられ、このとき幾つかのＦＦがセレクタにより通
常動作回路より切り離されて診断用シフトデータの入力
ビンより前段のＦＦから後段のＦＦへセレクタによりト
リー状のシフトレジスタになるように接続され、その最
終段のＦＦの出力がＥＸ −ＯＲにより診断用シフトデ
ータの出力ピンに接続された状態で、診断用入力ピンよ
りシフトデータを入力してＦＦで構成したトリー状のシ
フトレジスタを通して最終段のＦＦの出力なＥＸ−ＯＲ
で１本にまとめることにより、 ＥＸ−ＯＲの入力に異
なった論理値が入ってきた時（ＦＦが故障した時）にＥ
Ｘ −ＯＲの出力が°Ｈ”レベルとなって診断用出力ピ
ンより取り出すことができ、このようにしてトリー状の
シフトレジスタの構成のためシフトクロックが少なくて
済み、かつＬＳＩの診断用ピンも上記の１本づつの入力
ピンと出力ピンに加えたシフトクロック入力ピンとモー
ド切換えセレクタ信号ピンの計４本で済む。
のセレクト信号により通常モードからテストモードに切
り換えられ、このとき幾つかのＦＦがセレクタにより通
常動作回路より切り離されて診断用シフトデータの入力
ビンより前段のＦＦから後段のＦＦへセレクタによりト
リー状のシフトレジスタになるように接続され、その最
終段のＦＦの出力がＥＸ −ＯＲにより診断用シフトデ
ータの出力ピンに接続された状態で、診断用入力ピンよ
りシフトデータを入力してＦＦで構成したトリー状のシ
フトレジスタを通して最終段のＦＦの出力なＥＸ−ＯＲ
で１本にまとめることにより、 ＥＸ−ＯＲの入力に異
なった論理値が入ってきた時（ＦＦが故障した時）にＥ
Ｘ −ＯＲの出力が°Ｈ”レベルとなって診断用出力ピ
ンより取り出すことができ、このようにしてトリー状の
シフトレジスタの構成のためシフトクロックが少なくて
済み、かつＬＳＩの診断用ピンも上記の１本づつの入力
ピンと出力ピンに加えたシフトクロック入力ピンとモー
ド切換えセレクタ信号ピンの計４本で済む。
以下に本発明の一実施例を第１図および第２図により説
明する。
明する。
第２図は本発明による一実施例の対象とするＬＳＩを示
す回路構成図である。第２図において。
す回路構成図である。第２図において。
１は通常動作ＬＳＩ入力ピン、２はＬＳＩ内組合せ回路
、３はＬＳＩＳ層内回路のツリツブフロップ（ＦＦ）４
は通常動作ＬＳＩ出力ピンである。この回路はＬＳＩ入
力ビン１よりＬＳＩ内部の組合せ回路２を介してＦ１５
１１Ｃ接続され、ＦＦ５の出力はＬＳＩ内部の組合せ回
路２を介してＬＳＩ出力ピン４に接続される。
、３はＬＳＩＳ層内回路のツリツブフロップ（ＦＦ）４
は通常動作ＬＳＩ出力ピンである。この回路はＬＳＩ入
力ビン１よりＬＳＩ内部の組合せ回路２を介してＦ１５
１１Ｃ接続され、ＦＦ５の出力はＬＳＩ内部の組合せ回
路２を介してＬＳＩ出力ピン４に接続される。
第１図（α） 、 （ｂ）は本発明によるＬＳＩの診断
回路の一実施例を示す回路構成図および部分回路詳細図
である。第１図（ｔｌ 、 （Ａ）において、第２図と
同一符号は同一部分を示し、５は診断用シフトデータ入
力ビン、６は診断用シフトデータ出力ピン、７はモード
切換えセレクタ、８は通常動作データ信号線、９は診断
用データ信号線、１０は通常動作ンロック信号線、１１
は診断用シフトクロック信号線、１２はセレクト信号線
、１３は排他的論理和回路（ＥＸ−ＯＲ）、 １４は診
断用シフトクロック入力ピン、１５はモード切換え信号
入力ピン、５０はＦＦ５の入力にセレクタ７を設けたセ
レクタ・ＦＦである。
回路の一実施例を示す回路構成図および部分回路詳細図
である。第１図（ｔｌ 、 （Ａ）において、第２図と
同一符号は同一部分を示し、５は診断用シフトデータ入
力ビン、６は診断用シフトデータ出力ピン、７はモード
切換えセレクタ、８は通常動作データ信号線、９は診断
用データ信号線、１０は通常動作ンロック信号線、１１
は診断用シフトクロック信号線、１２はセレクト信号線
、１３は排他的論理和回路（ＥＸ−ＯＲ）、 １４は診
断用シフトクロック入力ピン、１５はモード切換え信号
入力ピン、５０はＦＦ５の入力にセレクタ７を設けたセ
レクタ・ＦＦである。
この回路は診断用シフトデータ入力ビン５よりいくつか
の前段のセレクタ・ＦＦ ５Ｇのセレクタ７の診断用デ
ータ信号線９に接続され、前段のＦＦＳの出力信号線よ
りいくつかの後段のセレクタ・ＦＦ５０のセレクタ７の
診断用データ信号線９に接続されていてトリー（木）状
のシフトレジスタを構成し。
の前段のセレクタ・ＦＦ ５Ｇのセレクタ７の診断用デ
ータ信号線９に接続され、前段のＦＦＳの出力信号線よ
りいくつかの後段のセレクタ・ＦＦ５０のセレクタ７の
診断用データ信号線９に接続されていてトリー（木）状
のシフトレジスタを構成し。
その最終段のＦＦ５の出力信号線よりＥＸ−ＯＲ１５を
介して診断用シフトデータ出力ピン６に接続される。
介して診断用シフトデータ出力ピン６に接続される。
上記の構成で、テストモード時にはモード切換え信号入
力ピン１５よりセレクタ・ＦＦ ５０のセレクタ７のセ
レクト信号線１２にセレクト信号を入力し。
力ピン１５よりセレクタ・ＦＦ ５０のセレクタ７のセ
レクト信号線１２にセレクト信号を入力し。
ＦＦ５の入力を通常モード時の１１５０通常動作信号線
８からテストモード時のＦＦ５の診断用データ線９に切
り換えると同時に、通常モード時のＦＦ５０通常動作ク
ロック信号＠１０からテストモード時のＦＦ５の診断用
シフトクロック信号線１１に切り換える。このテストモ
ードで診断用シフトデータ入力ビン５より１Ｈ″レベル
または＠Ｌルベルのテストデータを入力すると同時に、
診断用シフトクロック入力ビン１４よりシフトクロック
を入力すると。
８からテストモード時のＦＦ５の診断用データ線９に切
り換えると同時に、通常モード時のＦＦ５０通常動作ク
ロック信号＠１０からテストモード時のＦＦ５の診断用
シフトクロック信号線１１に切り換える。このテストモ
ードで診断用シフトデータ入力ビン５より１Ｈ″レベル
または＠Ｌルベルのテストデータを入力すると同時に、
診断用シフトクロック入力ビン１４よりシフトクロック
を入力すると。
テストデータはトリー状のシフトレジスタを構成する前
段のセレクタ・ＦＦ ３０のＦＦ５から後段のセレクタ
・ＦＦ ５０ＯＦＦ５に伝わり、最終段のセレクター
ＦＦ５０ （Ｑ ＦＦ５の出力はＥＸ−ＯＲ１５に入力
して。
段のセレクタ・ＦＦ ３０のＦＦ５から後段のセレクタ
・ＦＦ ５０ＯＦＦ５に伝わり、最終段のセレクター
ＦＦ５０ （Ｑ ＦＦ５の出力はＥＸ−ＯＲ１５に入力
して。
すべてのＦＦ５に故障がなければ診断用シフトデータ出
力ピン６＠Ｌ°レベルの信号が出力される。
力ピン６＠Ｌ°レベルの信号が出力される。
本実施例によれば、診断用シフトデータ入力ビン５と診
断用シフトデータ出力ビン６と診断用シフトクロック入
力ピン１４とモード切換え信号入力ピン１５の４つの診
断用ビンが増すだけで済み、またトリー状の接続のシフ
トレジスタのため縦続接続のシフトレジスタより少ない
シフトクロック数で済み、ＬＳＩの診断が容易化される
。
断用シフトデータ出力ビン６と診断用シフトクロック入
力ピン１４とモード切換え信号入力ピン１５の４つの診
断用ビンが増すだけで済み、またトリー状の接続のシフ
トレジスタのため縦続接続のシフトレジスタより少ない
シフトクロック数で済み、ＬＳＩの診断が容易化される
。
本発明によれば、 ＬＳＩの診断に必要なピン数が少数
で済むうえ、ＦＦのトリー状接続のシフトレジスタ構成
によりＦＦの縦続−統のみのシフトレジスタ構成に比べ
て同一数のＦＦでシフトレジスタを組むならばテストパ
ターン数を少なくできるなど。
で済むうえ、ＦＦのトリー状接続のシフトレジスタ構成
によりＦＦの縦続−統のみのシフトレジスタ構成に比べ
て同一数のＦＦでシフトレジスタを組むならばテストパ
ターン数を少なくできるなど。
ＬＳＩの診断が容易になる効果がある。
第１図（４１、（Ａ）は本発明によるＬＳＩの診断回路
の一実施例を示す回路構成図および部分詳細図、第２図
は本発明による一実施例の対象とするＬＳＩの回路構成
図である。
の一実施例を示す回路構成図および部分詳細図、第２図
は本発明による一実施例の対象とするＬＳＩの回路構成
図である。
Claims (1)
- １、組合せ回路と順序回路より成るデジタルＬＳＩにお
いて、テストモード時に診断用シフトデータ入力より該
当する前段のフリップフロップから後段のフリップフロ
ップへ順次にセレクタを介してトリー状のシフトレジス
タになるように接続し、その最終段のフリップフロップ
の出力を排他的論理和回路を介して診断用シフトデータ
出力ヘ取り出す回路構成により、フリップフロップの故
障を検出することを特徴とするＬＳＩの診断回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62263822A JPH01109272A (ja) | 1987-10-21 | 1987-10-21 | Ｌｓｉの診断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62263822A JPH01109272A (ja) | 1987-10-21 | 1987-10-21 | Ｌｓｉの診断回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01109272A true JPH01109272A (ja) | 1989-04-26 |
Family
ID=17394709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62263822A Pending JPH01109272A (ja) | 1987-10-21 | 1987-10-21 | Ｌｓｉの診断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01109272A (ja) |
-
1987
- 1987-10-21 JP JP62263822A patent/JPH01109272A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5463338A (en) | Dual latch clocked LSSD and method | |
| WO1985001825A1 (en) | A scannable asynchronous/synchronous cmos latch | |
| JPS63182585A (ja) | テスト容易化機能を備えた論理回路 | |
| JPH1073641A5 (ja) | ||
| JPH07202645A (ja) | 非同期スキャン設計の技術および方法 | |
| JPS6329276A (ja) | 論理ｌｓｉ | |
| JPS63263480A (ja) | 半導体集積論理回路 | |
| US6271700B1 (en) | Semiconductor integrated circuit having scan path | |
| JPH01208012A (ja) | フリップフロップ回路 | |
| US5068881A (en) | Scannable register with delay test capability | |
| JPH01110274A (ja) | 試験回路 | |
| JPH01109272A (ja) | Ｌｓｉの診断回路 | |
| JPH07198790A (ja) | 半導体集積論理回路及びネットリスト変換方式 | |
| JP3278833B2 (ja) | 論理回路テスト方法及びテスト入力回路及びテスト出力回路 | |
| JPH0455774A (ja) | 同期型ｆｆ間のオーバディレイテスト方式 | |
| JP2572971B2 (ja) | フリップフロップ等価回路 | |
| JP2964799B2 (ja) | 半導体集積回路 | |
| JPH06160479A (ja) | 半導体論理集積回路 | |
| JPS59175099A (ja) | 記憶回路 | |
| JPS62252214A (ja) | 診断回路付非同期式カウンタ回路 | |
| JPH0389178A (ja) | 半導体集積回路 | |
| JPH06130135A (ja) | スキャンパステスト方式の半導体集積回路 | |
| JPH01197675A (ja) | 論理回路の診断方法 | |
| JPH05256913A (ja) | 半導体集積回路装置 | |
| JPS60254740A (ja) | スキヤン回路 |