JPH01109443A - スキャンパス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はスキャンパス制御装置に関し、特にデータ処理
装置に用いられるスキャンパス制御装置に関する。

従来技術 従来、この種のスキャンパス制御装置は、第２図に示す
ように、アドレスカウンタ５１と、書込みデータレジス
タ５２と、スキャンデータバッファ５３と、読出しデー
タレジスタ５４と、スキャン制御部５５とによ多構成さ
れ、論理装置４と保守診断装置３とに夫々接続されてい
る。

論理装置４はスキャンパス４１〜４４と、これらスキャ
ンパス４１〜４４の出力の中から１つを選択する選択回
路４５とを含んで構成されている。

保守診断装置３は論理装置４のスキャンパス４１〜４４
からのスキャンデータの処理を行っている。

スキャンパス制御装置５のアドレスカウンタ５１はスキ
ャンデータバッファ５３に対してワードアドレスを指示
し、スキャンデータバッファ５３において書込みあるい
は読出しが行われる毎に歩進する機能を有している。

書込みデータレジスタ５２はスキャンデータバッファ５
３への書込みデータを一時的に保持し、保守診断装置３
から信号線１０６を介して送出されてくる１ワ一ド分の
データを保持する機能と、スキャンパス４１〜４４から
選択回路４５と信号線１０７とを介して送出されてくる
スキャンアウトデータを１ビツトづつシフトアウト類に
シフトしながらｌ°ワード分を保持する機能とを有して
いる。この書込みデータレジスタ５２はパラレル入出力
とシリアル入力とが可能なレジスタの一種である。

スキャンデータバッファ５３はスキャンパス４１〜４４
へのスキャンインデータとスキャンパス４１〜４４から
のスキャンアウトデータとを格納し、たとえば８ビツト
構成のワードを複数個保持できるＲＡＭ　（ランダムア
クセスメモリ）などによシ構成されている。

読出しデータレジスタ５４はスキャンデータバッファ５
３かもの読出しデータを一時的に保持し、保守診断装置
３に対して信号線１０５を介してワード単位のデータを
送出するための機能と、信号線１０８を介してスキャン
インデータを１ビツトづつスキャンパス４１〜４４に送
出する機能とを有している。この読出しデータレジスタ
５４はパラレル入出力とシリアル出力とが可能なレジス
タの一種である。

スキャン制御部５５はスキャンイン動作とスキャンアウ
ト動作とにおいてスキャンノ（ス制御装置５内の各部の
制御や、論理装置４のスキャンノ（ス４１〜４４に対す
るシフトクロックの供給などを制御する。

上述のように構成されたシステムにおいてスキャンアウ
ト動作を行う場合には、まずアドレスカウンタ５１が初
期設定され、スキャン制御部５５゛からスキャンパス４
１に対してシフトクロックが供給される。

スキャンパス４１ではスキャン制御部５５からのシフト
クロックの供給毎に内容が１ビツトづつシフトされ、ス
キャンパス４１でのシフト動作によシ出力されたデータ
は選択回路４５で選択されて書込みデータレジスタ５２
にシリアルに入力される。

書込みデータレジスタ５２にスキャンパス４１からのス
キャンアウトデータが８ビット揃うと、書込みデータレ
ジスタ５２に保持されたスキャンアウトデータはアドレ
スカウンタ５１によシ指定されるスキャンデータバッフ
ァ５３のアドレスに対して書込まれる。この書込みデー
タレジスタ５２に保持されたスキャンアウトデータのス
キャンデータバッファ５３への書込みが終了すると、ア
ト。

レスカウンタ５１の値が歩進されて次のワードの書込み
処理に移る。・ このスキャンパス４１に対するシフト動作と、書込みデ
ータレジスタ５２に８ビツト（１ワード）のデータが揃
う毎になされるスキャンデータノ（ツファ５３へのデー
タの書込み動作とが終了すると、スキャンデータバッフ
ァ５３に格納されたスキャンパス４１からのスキャンア
ウトデータが読出しデータレジスタ５４と信号ｌ１１０
５とを介して保守診断装置３に１ワードづつ順次送出さ
れる。

以上の一連の動作によυスキャンパス４１のスキャンア
ウト動作が終了し、同様にして、スキャンパス４２〜４
４の内容が順次スキャンアウトされ、論理装置４のスキ
ャンパス４１〜４４全ての内容がスキャンアウトされる
こととなる。

このシステムにおいてスキャンイン動作を行う場合には
、まずアドレスカウンタ５１が初期設定された後に、保
守診断装置３からスキャンパス４１にスキャンインすべ
きデータが信号線１０６を介して１ワ一ド単位毎に書込
みデータレジスタ５２にセットされる。

この書込みデータレジスタ５２にセットされたスキャン
インデータはアドレスカウンタ５１によって指定される
スキャンデータバッファ５３のアドレスに対して書込ま
れ、アドレスカウンタ５１の値が歩進されて次のワード
の書込み処理に移る。

上述の動作によシスキャンパス４１にスキャンインすべ
きデータが全てスキャンデータバッファ５３に書込まれ
ると、次にスキャンパス４１に対するシフトイン動作が
実行される。

このスキャンパス４１に対するシフトイン動作の実行に
際して、アドレスカウンタ５１が初期設定され、スキャ
ンデータバッファ５３の内容が１ワードづつ読出されて
読出しデータレジスタ５４にセットされる。

読出しデータレジスタ５４にセットされたスキャンイン
データは信号線１０８を介して１ビツトづつ順次スキャ
ンパス４１０入力端に送出され、スキャン制御部５５か
らシフトクロックが供給される毎に１ビツトづつスキャ
ンパス４１にシフトされる。スキャンインデータがスキ
ャンパス４１に８ピツトシフトされる毎に、アドレスカ
ウンタ５１が歩進され、スキャンデータバッファ５３か
ら新たなスキャンインデータが読出されて読出しデータ
レジスタ５４にセットされる。

以上の一連の動作によシスキャンパス４１のスキャンイ
ン動作が終了し、同様にして、スキャンパス４２〜４４
に保守診断装置３からスキャンパス４凄〜４４にスキャ
ンイ／すべきデータが順次スキャンインされ、論理装置
４のスキャンパス４１〜４４全てにスキャンインデータ
がスキャンインされることとなる。

このような従来のスキャンパス制御装置５では、複数の
スキャンパス４１〜４４に対するスキャンイン／スキャ
ンアウト動作が１つづつ順番に行われているので、この
スキャン機能を使用する場合、たとえば装置障害時のロ
グアラ）　（ｌｏｇ　　ｏｕｔ）などにおいては、スキ
ャンイン／スキャンアウト動作に時間がかかるために装
置の障害復旧に長時間を要し、また、スキャンパス４１
〜４４を使用した装置診断にも多大な時間を要するため
、装置の保守時間が長くなるという欠点がある。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、スキャン動作を高速化することができ、
装置の保守時間を短縮することができるスキャンパス制
御装置の提供を目的とする。

発明の構成 本発明によるスキャンパス制御装置は、複数のスキャン
パスに対するスキャン動作を制御するスキャンパス制御
装置であって、前記スキャン動作のデータを格納する第
１および第２の格納手段を設け、前記第１の格納手段を
用いて前記スキャンパスのうちの１つに対して前記スキ
ャン動作を行つているときに、それと同時に前記第２の
格納手段を用いて他のスキャンパスに対して前記スキャ
ン動作を行うようにしたことを特徴とする。

実施例 次に１本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、本発明の一実施例によるスキャンパス
制御装置２は、アドレスカウンタ２１と、書込みデータ
レジスタ２２．２３と、スキャンデータバッファ２４．
２５と、読出しデータレジスタ２６．２７と、選択回路
２８と、スキャン制御部２９とによシ構成され、論理装
置１と保守診断装置３とに夫々接続されている。

論理装置１はスキャンパス１１〜１４と、選択回路１５
．１６とを含んで構成されている。本実施例くおいては
、選択回路１５はスキャンパス１１゜１２の出力のうち
どちらか一方を選択し、選択回路１６はスキャンパス１
３，１４の出力のうちどちらか一方を選択するようにな
っている。

保守診断装置３は論理装置１のスキャンパス１１〜１４
におけるスキャンデータの処理を行っている。

スキャンパス制御装置２のアドレスカウンタ２１はスキ
ャンデータバッファ２４．２５に対してワードアドレス
を指示し、スキャンデータバッファ２４．２５において
書込みあるいは読出しが行われる毎に歩進する機能を有
している。

書込みデータレジスタ２２．２３はスキャンデータバッ
ファ２４．２５への書込みデータを一時的に保持し、保
守診断装置３から信号線１０６を介して送出されてくる
１ワ一ド分のデータを保持する機能と、選択回路１５．
１６から信号線１０１゜１０２を介して送出されてくる
スキャンアウトデータを１ビツトづつシフトアウト順に
シフトしなから１ワ一ド分を保持する機能とを有してい
る。

この書込みデータレジスタ２２．２３はパラレル入出力
とシリアル入力とが可能なレジスタの一種である。

本実施例においては、書込みデータレジスタ２２にはス
キャンパス１１．１２からのスキャンアウトデータのう
ち一方が選択回路１５で選択されて入力され、書込みデ
ータレジスタ２３にはスキャンパス１３，１４からのス
キャンアウトデータのうち一方が選択回路１６で選択さ
れて入力されるようになっている。

スキャンデータバッファ２４．２５はスキャンパス１１
〜１４へのスキャンインデータとスキャンパス１１〜１
４からのスキャンアウトデータとを格納し、たとえば８
ビツト構成のワードを複数個保持できるＲＡＭなどによ
シ構成されている。

読出しデータレジスタ２６．２７はスキャンデータバッ
ファ２４．２５からの読出しデータを一時的に保持し、
保守診断装置３に対して選択回路２８と信号線１０５と
を介してワード単位のデータを送出するための機能と、
信号線１０３，１０４を介してスキャンインデータを１
ビツトづつスキャンパス１１〜１４に送出する機能とを
有している。この読出しデータレジスタ２６．２７はパ
ラレル入出力とシリアル出力とが可能なレジスタの一種
である。

本実施例においては、読出しデータレジスタ２６からは
信号線１０３を介してスキャンパス１１゜１２にスキャ
ンインデータが送出され、読出しデータレジスタ２７か
らは信号線１０４を介してスキャンパス１３．１４にス
キャンインデータが送出されるようになっている。

選択回路２８は読出しデータレジスタ２６゜２７からの
出力のうち一方を選択し、その出力を信号線１０５を介
して保守診断装置３に送出する。

スキャン制御部２９はスキャンイン動作とスキャンアウ
ト動作とにおいてスキャンパス制御装置２内の各部の制
御や、論理装置１のスキャンパス１１〜１４に対するシ
フトクロックの供給などを制御する。

本実施例においては、スキャン制御部２９はスキャンパ
ス１１．１３に同一のシフトクロックを供給するととも
に、スキャンパス１２，１４に同一のシフトクロックを
供給するようになっている。

すなわち、スキャンパス１１．１３にシフトクロックが
供給されるときには、信号線１０１にはスキャンパス１
１の出力が送出され、信号線１０２にはスキャンパス１
３の出力が送出される。また、スキャンパス１２．１４
にシフトクロックが供給されるときには、信号線１０１
にはスキャンパス１２の出力が送出され、信号線１０２
にはスキャンパス１４の出力が送出される。

このように、本実施例においてはスキャンパス１１．１
３とスキャンパス１２．１４とが夫々組で同時にスキャ
ンイン／スキャンアウトできるように構成されている。

上述のように構成されたシステムにおいてスキャンアウ
ト動作を行う場合には、まずアドレスカウンタ２１が初
期設定され、スキャン制御部２９からスキャンパス１１
．１３に対してシフトクロックが供給される。

スキャンパス１１．１３では夫々スキャン制御部２９か
らのシフトクロックの供給毎に内容が１ビツトツつシフ
トされ、スキャンパス１１でのシフト動作によシ出力さ
れたデータは選択回路１５で選択されて信号線１０１を
介して書込みデータレジスタ２２にシリアルに入力され
、スキャンパス１３でのシフト動作によシ出力されたデ
ータは選択回路１６で選択されて信号線１０２を介して
書込みデータレジスタ２３にシリアルに入力される。

書込みデータレジスタ２２．２３にスキャンパス１１．
１３からのスキャンアウトデータが夫々８ビット揃うと
、書込みデータレジスタ２２．２３に夫々保持されたス
キャンアウトデータがアドレスカウンタ２１によシ指示
されるスキャンデータバッファ２４．２５のアドレスに
対して書込まれる。この書込みデータレジスタ２２．２
３に保持されたスキャンアウトデータのスキャンデータ
バッファ２４．２５への書込みが終了すると、アドレス
カウンタ２１の値が歩進されて次のワードの書込み処理
に移る。

スキャンパス１１．１３に対するシフト動作と、書込み
データレジスタ２２．２３に夫々８ピツト（１ワード）
のデータが揃う毎になされるスキャンデータバツファ２
４．２５へのデータの書込み動作とが終了すると、スキ
ャンデータバッファ２４．２５に格納されたスキャンパ
ス１１．１３からのスキャンアウトデータが読出しデー
タレジスタ２６．２７と選択回路２８と信号線１０５と
を介して保守診断装置３に１ワードづつ順次送出される
。

以上の一連の動作によりスキャンパス１１．１３のスキ
ャンアウト動作が完了する。同様にして、スキャンパス
１２，１４に対するスキャンアウト動作が順次行われ、
論理装置１のスキャンパス１１〜１４全ての内容がスキ
ャンアウトされることとなる。

このシステムにおいてスキャンイン動作を行う場合には
、まずアドレスカウンタ２１が初期設定された後に、保
守診断装置３からスキャンパス１１．１３にスキャンイ
ンすべきデータが信号線１０６を介して１ワ一ド単位毎
に書込みデータレジスタ２２．２３にセットされる。

この書込みデータレジスタ２２．２３に−ｔ＝ットされ
たスキャンインデータはアドレスカウンタ２１によって
指定されるスキャンデータバッファ２４゜２５のアドレ
スに対して書込まれ、アドレスカウンタ２１の値が歩進
されて次のワードの書込み処理に移る。

上述の動作によシスキャンパス１１．１３にスキャンイ
ンすべきデータが全てスキャンデータバッファ２４．２
５に夫々書込まれると、次にスキャンパス１１．１３に
対するシフトイン動作が実行される。

このスキャンパス１１．１３に対するシフトイン動作の
実行に際して、アドレスカウンタ２１が初期設定され、
スキャンデータバッファ２４．２５の内容が１ワードづ
つ読出されて読出しデータレジスタ２６．２７に夫々セ
ットされる。

読出しデータレジスタ２６．２７にセットされたスキャ
ンインデータは信号線１０３，１０４を介して１ピツト
づつ順次スキャンパス１１．１３の入力端に送出され、
スキャン制御部２９からシフトクロックが同時に供給さ
れる毎に１ビツトづつスキャンパス１１．１３にシフト
される。

スキャンインデータがスキャンパス１１．１３に８ビツ
トシフトされる毎に、アドレスカウンタ２１が歩進され
、スキャンデータバッファ２４゜２５から新たなスキャ
ンインデータが読出されて読出しデータレジスタ２６．
２７にセットされる０以上の一連の動作によシスキャン
パス１１．１３のスキャンイン動作が終了する。同様に
して、スキャンパス１２．１４に対するスキャンイン動
作が順次行われ、論理装置１のスキャンパス１１〜１４
全てに保守診断装置３からのデータがスキャンインされ
ることとなる。

このように、論理装置ｌにおけるスキャンパス１１〜１
４をスキャンパス１１，１３とスキャンパス１２．１４
との組に分け、スキャンデータバッフ７２４．２５を用
いてスキャンパス１１．１３とスキャンパス１２．１４
との組毎に同時忙スキャンイン／スキャンアウト動作を
行うようにすることによって、スキャンイン／スキャン
アウト動作を高速に行うことができる。また、このスキ
ャンイン／スキャンアウト動作の高速化によシ装置の保
守時間を短縮することができる。

発明の詳細 な説明したように本発明によれば、複数のスキャンパス
に対するスキャン動作のデータを格納する格納手段を複
数設け、これらの格納手段を用いて複数のスキャンパス
に対するスキャン動作を同時に行うようにすることによ
って、スキャン動作を高速化することができ、装置の保
守時間を短縮することができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は従来例の構成を示すブロック図である。 主要部分の符号の説明 １・・・論理装置　　　２・・・スキャンパス制御装置
３・・・保守診断装置　１１〜１４・・・スキャンパス
１５．１６・・・選択回路 ２１・・・アドレスカウンタ ２２．２３・・・書込みデータレジスタ２４．２５・・
・スキャンデータバッファ２６．２７・・・読出しデー
タレジスタ２８・・・選択回路 ２９・・・スキャン制御部

Claims (1)

【特許請求の範囲】
1. 複数のスキャンパスに対するスキャン動作を制御するス
   キャンパス制御装置であつて、前記スキャン動作のデー
   タを格納する第１および第２の格納手段を設け、前記第
   １の格納手段を用いて前記スキャンパスのうちの１つに
   対して前記スキャン動作を行つているときに、それと同
   時に前記第２の格納手段を用いて他のスキャンパスに対
   して前記スキャン動作を行うようにしたことを特徴とす
   るスキャンパス制御装置。