JPH01109727A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH01109727A JPH01109727A JP26644487A JP26644487A JPH01109727A JP H01109727 A JPH01109727 A JP H01109727A JP 26644487 A JP26644487 A JP 26644487A JP 26644487 A JP26644487 A JP 26644487A JP H01109727 A JPH01109727 A JP H01109727A
- Authority
- JP
- Japan
- Prior art keywords
- mol
- insulating layer
- layer
- semiconductor device
- bpsg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置およびその製造方法に係り、特に
９００Ｃ以下の温度で熱的に流動させることが可能な、
ボロ／とリンを含有する５ｉ０２膜の組成に関する。
９００Ｃ以下の温度で熱的に流動させることが可能な、
ボロ／とリンを含有する５ｉ０２膜の組成に関する。
通常、半導体装置はトランジスターや抵抗あるいはキャ
パシタなどの素子を基板上に形成した後所望の素子を接
続するための配線形成工程を経て製造される。上記配線
には通常金属が用いられるが、金属の段差部における被
覆性が悪いために下地となる絶縁膜を平坦化しておくの
が一般的である。従来、平坦化の手段としては、高濃度
にリンを含有した５ｉ０２（リンガラス）を高温で熱処
理してリフローさせる方法が用いられていた。しかし、
リンガラスのり７０−には１０５００程度の高温が必要
であった。最近では微細素子実現のため熱処理の低温化
の要求が高まりリンガラスにさらにボロンを含有させた
ＢＰＳＧ膜が用いられるようになってきた。ＢＰＳＧ膜
では１０００ｔｌｌ’以下での温度でリフローさせるこ
とができる利点がある。
パシタなどの素子を基板上に形成した後所望の素子を接
続するための配線形成工程を経て製造される。上記配線
には通常金属が用いられるが、金属の段差部における被
覆性が悪いために下地となる絶縁膜を平坦化しておくの
が一般的である。従来、平坦化の手段としては、高濃度
にリンを含有した５ｉ０２（リンガラス）を高温で熱処
理してリフローさせる方法が用いられていた。しかし、
リンガラスのり７０−には１０５００程度の高温が必要
であった。最近では微細素子実現のため熱処理の低温化
の要求が高まりリンガラスにさらにボロンを含有させた
ＢＰＳＧ膜が用いられるようになってきた。ＢＰＳＧ膜
では１０００ｔｌｌ’以下での温度でリフローさせるこ
とができる利点がある。
ＢＰＳＧ膜の平坦化を用いた半導体装置の製造方法の１
例が特公昭５９−２９１３７号に述べられている。
例が特公昭５９−２９１３７号に述べられている。
上記従来技術は、以下に述べる点について配慮されて２
らず実用性に欠ける問題があった。
らず実用性に欠ける問題があった。
■ ＢＰＳＧ膜中のＢ２Ｏ３お工びＰａ５ｓ＠度のａ＋
１定方法に関する記載がない点。
１定方法に関する記載がない点。
■ ＢＰＳＧ形成後に熱処理を行なって開口する手順を
規定しているが、開口手段にドライエツチング法を用い
た場曾には開口後に熱処理して平滑化する必要がある点
、 ■ Ｂ２Ｏ３濃度が１５モルチを越えるＢＰＳＧ膜は極
めて吸湿性が激しくな９．水中に浸漬するだけで膜中の
ボロンやリンが溶は出して消滅してしまう問題のある点
、 ■ 熱処理の低温化に言及しておらず、ＰＳＧのり７ａ
−の場合と熱処理温度に実質的変化がない点。
規定しているが、開口手段にドライエツチング法を用い
た場曾には開口後に熱処理して平滑化する必要がある点
、 ■ Ｂ２Ｏ３濃度が１５モルチを越えるＢＰＳＧ膜は極
めて吸湿性が激しくな９．水中に浸漬するだけで膜中の
ボロンやリンが溶は出して消滅してしまう問題のある点
、 ■ 熱処理の低温化に言及しておらず、ＰＳＧのり７ａ
−の場合と熱処理温度に実質的変化がない点。
■ メガビットクラスの素子の果槓度を有するＬＳＩに
は１０００’Ｃ’以上の熱処理温度を実質的に適用でき
ない点である。
は１０００’Ｃ’以上の熱処理温度を実質的に適用でき
ない点である。
本発明の目的は上記問題を配慮した、特に９００Ｃ以下
でのりフローを可能とする新たな組成のＢＰＳＧ膜およ
び半導体装置の製造方法ｔ−提供することにある。
でのりフローを可能とする新たな組成のＢＰＳＧ膜およ
び半導体装置の製造方法ｔ−提供することにある。
上記目的は、１．５モルチから４．０モルチのＰ ｚ
Ｏｓおよび８モルチから１４モルチの８１０３を含有す
るＢＰＳＧ膜を用いることによって達成される。
Ｏｓおよび８モルチから１４モルチの８１０３を含有す
るＢＰＳＧ膜を用いることによって達成される。
本発明者は、ＢＰＳ−Ｇのリフローを半導体製造工程に
適用すべく種々検討を行なってきた。特に最近のメガピ
ットクラスのメモリー容量を有する超ＬＳＩを実現する
ためには、基板内に形成されている不純物拡散層の再分
布を抑える必要がある。
適用すべく種々検討を行なってきた。特に最近のメガピ
ットクラスのメモリー容量を有する超ＬＳＩを実現する
ためには、基板内に形成されている不純物拡散層の再分
布を抑える必要がある。
さらにそのためには製造工程の途上で加えられる熱処理
を抑える必要がめＬ ＢＰＳＧのり７０−のために許容
できる熱処理条件は９００１：：、２０分程度が限界で
ある。本発明者はこの点に注目してＢＰＳＧの組成とり
フローおよび製造工程中に発生する種々の問題点との関
連ｔ−調べてきた結果。
を抑える必要がめＬ ＢＰＳＧのり７０−のために許容
できる熱処理条件は９００１：：、２０分程度が限界で
ある。本発明者はこの点に注目してＢＰＳＧの組成とり
フローおよび製造工程中に発生する種々の問題点との関
連ｔ−調べてきた結果。
Ｐ ２０ ｓおよびＢｚＯｓｍ度を上記濃度範囲内に抑
えることによって９００Ｃでのりフローを実現できるこ
とがわかつ７’Ｃ，なお＊ Ｂ２０ ｓ ｗ Ｐ ２０
ｓの濃度は溶液発光分光法（１，Ｃ，Ｐ、Ｓ）を用い
、装置は米国ジャーレルアツシュ製９７５型を用いた本
発明者の実験では以下に述べる事実が判明した。
えることによって９００Ｃでのりフローを実現できるこ
とがわかつ７’Ｃ，なお＊ Ｂ２０ ｓ ｗ Ｐ ２０
ｓの濃度は溶液発光分光法（１，Ｃ，Ｐ、Ｓ）を用い
、装置は米国ジャーレルアツシュ製９７５型を用いた本
発明者の実験では以下に述べる事実が判明した。
■ 同じ濃度のＰＳＧとＢＳＧでは熱処理条件が同じ場
合、ＢＳＧの方がＰＳＧｊりも７０−しやす＜、ＢＰＳ
Ｇにした場合にはＢ２Ｏ３濃度がＰ ２０ ｓ濃度より
高い方が、す７０−しやすい。この事実は、ＳＥＭ（走
査型電子顕微鏡）により容易に観察できｔｏ ■ Ｂ２Ｏ３濃度が１５モルチ以上のＢＰＳＧでは極め
て９７０−しやすくなるが、以下の問題があった。
合、ＢＳＧの方がＰＳＧｊりも７０−しやす＜、ＢＰＳ
Ｇにした場合にはＢ２Ｏ３濃度がＰ ２０ ｓ濃度より
高い方が、す７０−しやすい。この事実は、ＳＥＭ（走
査型電子顕微鏡）により容易に観察できｔｏ ■ Ｂ２Ｏ３濃度が１５モルチ以上のＢＰＳＧでは極め
て９７０−しやすくなるが、以下の問題があった。
イ、ボロンが吸湿して表面に析出し硼ｒＩＲを形成し固
形異物となる（目視で確認できる）。
形異物となる（目視で確認できる）。
口、上記固形異物は水への浸没により除去できる。
・・６上記口の処理を行なったＢＰＳＧを赤外吸収法、
蛍光Ｘ線法、溶液発光分光法（１，Ｃ，Ｐ、ＳＪで分析
した結果、Ｂ２Ｏ３，Ｐ２Ｏ５共に膜中から消滅してい
た。
蛍光Ｘ線法、溶液発光分光法（１，Ｃ，Ｐ、ＳＪで分析
した結果、Ｂ２Ｏ３，Ｐ２Ｏ５共に膜中から消滅してい
た。
二、したがって１５モモル係上のＢｘＯ３’を含有する
Ｂ Ｐ Ｓ Ｇｇを水洗することは極めて都合の悪い事
態を招くが、半導体製造工程では水洗を避けて通ること
はできず、また水洗しなくても上記固形異物の発生によ
って製造工程への適用は困難でめった。
Ｂ Ｐ Ｓ Ｇｇを水洗することは極めて都合の悪い事
態を招くが、半導体製造工程では水洗を避けて通ること
はできず、また水洗しなくても上記固形異物の発生によ
って製造工程への適用は困難でめった。
ホ０段差をイする下地の上に被着形成した場合に段差部
分に亀裂を発生する場合がある。
分に亀裂を発生する場合がある。
へ、リソグラフィーにおけるレジスト膜との密着性が著
しく悪くなり微細バター７を形成できなかった。
しく悪くなり微細バター７を形成できなかった。
■ Ｂ鵞Ｏｓ濃度が７モル係以下では９００Ｃ以下での
りフローを実現することは実質的に困難であった。
りフローを実現することは実質的に困難であった。
■ 例えばＣ−ＭＯ８回路において５モル係以上のＰｚ
Ｏｓを含有するＢＰＳＧにおいてｐ＋導電層に連通ずる
開孔を設け友後、す７０−を行なうと、ＢＰＳＧから脱
出したリンがｐ９９導電表面にｎｔＪｉ反転層を形成し
てしまい、その後に金属配線層を形成してもｐ ゛ｎ接
合が存在するため電気的に導通不良となった。
Ｏｓを含有するＢＰＳＧにおいてｐ＋導電層に連通ずる
開孔を設け友後、す７０−を行なうと、ＢＰＳＧから脱
出したリンがｐ９９導電表面にｎｔＪｉ反転層を形成し
てしまい、その後に金属配線層を形成してもｐ ゛ｎ接
合が存在するため電気的に導通不良となった。
この問題を回避するために開孔したｐ９９導電表面に薄
い酸化物層を形成してみたが、ｌＱｎｍの酸化物層では
５モル係以上のＰｚＯｓを含有するＢＰＳＧからのリン
の侵入を抑えることはできなかった。前後の製造工程を
考慮しｔ場合前記酸化物層の厚さｅｌＯｎｍ以上にする
ことは難しく、この膜厚でリンの侵入を抑えるためには
、ＢＰＳＧ甲に含有されるＰ２Ｏ５＃に度ｔ−４モルチ
以下にする必要のあることがわかった。ここで前後の工
程を考慮することの意味は、例えばＣ−ＭＯ８回路では
、ｐ９のみならずｎ０導電層に連通ずる開孔も同じ工程
で同時に存在し、その表面に酸化物層を形成する際、９
０表面で１５ｎｍとするとｎ＋衣表面は４Ｑｎｍ程度に
なってしまう。その結果、それらの酸化物を除去する時
の制御性が低下する問題が生じる。この問題に対処する
几めには９９表面での酸化物層の厚さをできるだけ薄く
することが望ましいという点での考慮がある。
い酸化物層を形成してみたが、ｌＱｎｍの酸化物層では
５モル係以上のＰｚＯｓを含有するＢＰＳＧからのリン
の侵入を抑えることはできなかった。前後の製造工程を
考慮しｔ場合前記酸化物層の厚さｅｌＯｎｍ以上にする
ことは難しく、この膜厚でリンの侵入を抑えるためには
、ＢＰＳＧ甲に含有されるＰ２Ｏ５＃に度ｔ−４モルチ
以下にする必要のあることがわかった。ここで前後の工
程を考慮することの意味は、例えばＣ−ＭＯ８回路では
、ｐ９のみならずｎ０導電層に連通ずる開孔も同じ工程
で同時に存在し、その表面に酸化物層を形成する際、９
０表面で１５ｎｍとするとｎ＋衣表面は４Ｑｎｍ程度に
なってしまう。その結果、それらの酸化物を除去する時
の制御性が低下する問題が生じる。この問題に対処する
几めには９９表面での酸化物層の厚さをできるだけ薄く
することが望ましいという点での考慮がある。
■ Ｐ２０ｇ濃度が１．５モル係より低い濃度では９０
００以下の温度でり７ｏ−させることは実質的に困難で
あった。
００以下の温度でり７ｏ−させることは実質的に困難で
あった。
■ ＢＰＳＧの上に高融点金属あるいはそのシリサイド
を積層形成して熱部ｊ！１ｔ−行なうと金属膜の持つ応
力を緩和するためにＢＰＳＧが自ら変形してしまけ一金
属膜の表面が波うち微細加工が困難となった。
を積層形成して熱部ｊ！１ｔ−行なうと金属膜の持つ応
力を緩和するためにＢＰＳＧが自ら変形してしまけ一金
属膜の表面が波うち微細加工が困難となった。
以上、説明した実験事実に基づく問題を回避し、９００
Ｃ以下でのりフローを実現する上で、１．５〜４．０モ
ル係のＰ２Ｏ５，８〜１４モル係のＢ２Ｏ２１を含有す
るＢＰＳＧは極めて有効で６つ友。また。
Ｃ以下でのりフローを実現する上で、１．５〜４．０モ
ル係のＰ２Ｏ５，８〜１４モル係のＢ２Ｏ２１を含有す
るＢＰＳＧは極めて有効で６つ友。また。
この組成範囲においてはリソグラフィーやドライエツチ
ングにおいて従来のＰＳＧ膜と同等の特性が得られ、充
分な実用性のあることがわかった。
ングにおいて従来のＰＳＧ膜と同等の特性が得られ、充
分な実用性のあることがわかった。
以下１本発明の一実施例を第１図（ａ）〜（Ｃ）により
ＭＯＳＦＥＴの製造工程を列にとって説明する。
ＭＯＳＦＥＴの製造工程を列にとって説明する。
ｐ型の（１ｔｌＯ）面方位を有するＳｉ基板１表面に周
昶のＬＯＣＯ８法を用いて素子分離用の厚さ６００ｎｍ
のＳ １０ ＊膜２を形成した。次に予備酸化工程を経
てゲート酸化膜となる厚さ２Ｑｎｍのｓｉｏ、ａｆｔ通
常の熱酸化法全開いて形成した。次にモノ７ジン（ＳＩ
Ｈ４）’に用いた低圧化学気相成長法（ＬＰＧＶＤ）に
工９厚さ３００ｎｍの多結晶Ｓｔ４ を形成した。次に
、リソグラフィーとドライエツチング法を用いて所定領
域の多結晶３ｉを除去し、ケート電極となる多結晶Ｓｔ
４のみを残存させた。レジストの死去および洗浄工程２
！ｉ−経之後、温度ａｏｏｃ、圧力０．８Ｔｏｒｒ、
５ＩＨ４と一酸化二窒素（ｍｈｏ）ｔ”反応ガスとす
るＬＰＧＶＤ法により厚さｌＱＱｎｍのＳｉｇｈｓを形
成した。次にイオン打ち込み法によりり／を全面に打ち
込み、多結晶Ｓｉ４およびＳｉ基板の所定領域にのみ選
択的にリンを導入した。９００Ｃ，３０分の熱処理を行
なってソース６およびドレイン７を形成し友。次にＢＰ
ＳＧ膜８の形成上行なった。装置は大釜製作所の常圧連
続式〇ＶＤ装＃を用いた。製置は４３ ＱＣ，ＳｉＨ４
４０ｃｃ／＋＋ｊ＋、；ｔ＝スフ（ｙ（Ｍｈ ） ４
ｃｃ ／ ｙｒｉｔｔ 、シボラフ （ｆｈＨａ）４ｃ
ｃ／ｍ。
昶のＬＯＣＯ８法を用いて素子分離用の厚さ６００ｎｍ
のＳ １０ ＊膜２を形成した。次に予備酸化工程を経
てゲート酸化膜となる厚さ２Ｑｎｍのｓｉｏ、ａｆｔ通
常の熱酸化法全開いて形成した。次にモノ７ジン（ＳＩ
Ｈ４）’に用いた低圧化学気相成長法（ＬＰＧＶＤ）に
工９厚さ３００ｎｍの多結晶Ｓｔ４ を形成した。次に
、リソグラフィーとドライエツチング法を用いて所定領
域の多結晶３ｉを除去し、ケート電極となる多結晶Ｓｔ
４のみを残存させた。レジストの死去および洗浄工程２
！ｉ−経之後、温度ａｏｏｃ、圧力０．８Ｔｏｒｒ、
５ＩＨ４と一酸化二窒素（ｍｈｏ）ｔ”反応ガスとす
るＬＰＧＶＤ法により厚さｌＱＱｎｍのＳｉｇｈｓを形
成した。次にイオン打ち込み法によりり／を全面に打ち
込み、多結晶Ｓｉ４およびＳｉ基板の所定領域にのみ選
択的にリンを導入した。９００Ｃ，３０分の熱処理を行
なってソース６およびドレイン７を形成し友。次にＢＰ
ＳＧ膜８の形成上行なった。装置は大釜製作所の常圧連
続式〇ＶＤ装＃を用いた。製置は４３ ＱＣ，ＳｉＨ４
４０ｃｃ／＋＋ｊ＋、；ｔ＝スフ（ｙ（Ｍｈ ） ４
ｃｃ ／ ｙｒｉｔｔ 、シボラフ （ｆｈＨａ）４ｃ
ｃ／ｍ。
酸素３０ Ｑ ｃｃ ／ ｒｍとした厚さは３００ｎｍ
とした。
とした。
この条件で形成したＢＰＳＧ膜８を誘導結合型プラズマ
発光分光法で分析した結果、ＢｚＯｓ濃度１３．１モル
％、Ｐ、ｏｓ濃度２．６モルチの値が得られた。また、
走査形電子顕微鏡（ＳＥＭ）によシ断面を観察した結果
、第１図（ａ）に示したようにゲート電極となる多結晶
Ｓｉ４の段差部分では被覆性が悪くオーパーハング状態
になってい友。このような状態で例えばアルミニウムな
どの金属配線を形成するとオーバーハングになっている
段差部で断線しやすいことは古くから刈られている。本
発明ではＢＰＳＧ膜８の形成後ホトリソグラフィーとフ
レオン系ガスを用いた異方性ドライエツチング法によシ
ソース６およびドＶイン７領域にコンタクトホール９ｉ
、−また多結晶Ｓｉ４上にコンタクトホール１０を形成
した。この状態を図には示していないが、ＳｎＭによる
観察結果によればコンタクトホールの側壁はほぼ垂直に
なっており金属配線にとっては都合の悪い状態になって
いた。
発光分光法で分析した結果、ＢｚＯｓ濃度１３．１モル
％、Ｐ、ｏｓ濃度２．６モルチの値が得られた。また、
走査形電子顕微鏡（ＳＥＭ）によシ断面を観察した結果
、第１図（ａ）に示したようにゲート電極となる多結晶
Ｓｉ４の段差部分では被覆性が悪くオーパーハング状態
になってい友。このような状態で例えばアルミニウムな
どの金属配線を形成するとオーバーハングになっている
段差部で断線しやすいことは古くから刈られている。本
発明ではＢＰＳＧ膜８の形成後ホトリソグラフィーとフ
レオン系ガスを用いた異方性ドライエツチング法によシ
ソース６およびドＶイン７領域にコンタクトホール９ｉ
、−また多結晶Ｓｉ４上にコンタクトホール１０を形成
した。この状態を図には示していないが、ＳｎＭによる
観察結果によればコンタクトホールの側壁はほぼ垂直に
なっており金属配線にとっては都合の悪い状態になって
いた。
コンタクトホール形成後、ホトフシスト除去および所定
の洗浄工程を経てコンタクトホール９内に露出している
ソース６、ドレイン７の表面およびコンタクトホール１
０内に露出している多結晶５ｉｌＯの表面にｌＱｎｍ程
度のＳ ｊ Ｏｚを熱酸化法によシ形成し７’？、（図
には示していない）。次にアルゴン（Ａｒ）雰囲気中で
９００Ｃ，２０分間熱処理した。熱処理後の断面形状を
ＳＥＭにより観察した結果を第１図（ｂ）に示した。熱
処理前に垂直であったコンタクトホールの側壁や多結晶
Ｓｉ４の段差部におけるオーバーハングはＢＰＳＧ自身
のり７０−によって消滅し金属配線にとって極めて都合
のよい緩やかな傾斜を示していた。次に、７ツ化水素酸
と７フ化アンモニウムの混合液を用いて、前記コンタク
トホール内に形成しておいたｌＱｎｍ程度の５ｊＯｚｔ
−除去し、スパッタ法により厚さ２ＱＱｎｍの窒化チタ
ｙ（ＴｉＮ）１１を形成した。条件はＡｒと窒素の混合
ガスを圧力１ａ＋Ｔｏｒｒに維持して電極間に印加する
成力密度をＬＯＷ／ａｎ”にした。Ｔｉからなる一方の
電極に対向する位置に３４基板１を設置しｔつ次にリソ
グラフィーとドライエツチング法を用いて’ｌ’１Ｎ１
１にパターン形成を行なって配線とした（第１図（Ｃ）
）。
の洗浄工程を経てコンタクトホール９内に露出している
ソース６、ドレイン７の表面およびコンタクトホール１
０内に露出している多結晶５ｉｌＯの表面にｌＱｎｍ程
度のＳ ｊ Ｏｚを熱酸化法によシ形成し７’？、（図
には示していない）。次にアルゴン（Ａｒ）雰囲気中で
９００Ｃ，２０分間熱処理した。熱処理後の断面形状を
ＳＥＭにより観察した結果を第１図（ｂ）に示した。熱
処理前に垂直であったコンタクトホールの側壁や多結晶
Ｓｉ４の段差部におけるオーバーハングはＢＰＳＧ自身
のり７０−によって消滅し金属配線にとって極めて都合
のよい緩やかな傾斜を示していた。次に、７ツ化水素酸
と７フ化アンモニウムの混合液を用いて、前記コンタク
トホール内に形成しておいたｌＱｎｍ程度の５ｊＯｚｔ
−除去し、スパッタ法により厚さ２ＱＱｎｍの窒化チタ
ｙ（ＴｉＮ）１１を形成した。条件はＡｒと窒素の混合
ガスを圧力１ａ＋Ｔｏｒｒに維持して電極間に印加する
成力密度をＬＯＷ／ａｎ”にした。Ｔｉからなる一方の
電極に対向する位置に３４基板１を設置しｔつ次にリソ
グラフィーとドライエツチング法を用いて’ｌ’１Ｎ１
１にパターン形成を行なって配線とした（第１図（Ｃ）
）。
本実施例によれば１通常の表面段差領域のみならずドラ
イエツチング法の適用によって出現するコンタクトホー
ル部の垂直な側壁にも充分緩やかな傾斜をもたせること
ができ、’ｒｔＮのｌｆｒ、！ｉｉを防止でさる効果が
おる。、また％ＢＰＳＧをリフローさせるための熱処理
を行なう前にコンタクトホール９内の基板表面およびコ
ンタクトホール１０内の多結晶Ｓｉの表面を５ｉ（ｈ膜
で被覆している。そのため、リフローさせるための熱処
理においてＢＰＳＧから飛散してきたＢ、Ｐもしくはそ
れらの化合物がコンタクト内の基板表面もしくは多結晶
Ｓｉ表面にドープされることにより生ずるＴｉＮ１１と
ソース、ドレイン、多結晶Ｓｉとの間の導通不良を防止
することができる。さらに、ＢＰＳＧ８の下層にはＳ
ｊ Ｏ２５が形成しであるので、コンタクトホール内の
基板表面及び多結晶Ｓｉ表面にＳ ｉ Ｏｚを形成する
際及びその後の熱処理において、ＢＰＳＧに含有される
Ｂ、Ｐが拡散により基板もしくは多結晶Ｓｉにドープさ
れ、上記導通不良及び特性変動が生ずるのを防止するこ
とができる。
イエツチング法の適用によって出現するコンタクトホー
ル部の垂直な側壁にも充分緩やかな傾斜をもたせること
ができ、’ｒｔＮのｌｆｒ、！ｉｉを防止でさる効果が
おる。、また％ＢＰＳＧをリフローさせるための熱処理
を行なう前にコンタクトホール９内の基板表面およびコ
ンタクトホール１０内の多結晶Ｓｉの表面を５ｉ（ｈ膜
で被覆している。そのため、リフローさせるための熱処
理においてＢＰＳＧから飛散してきたＢ、Ｐもしくはそ
れらの化合物がコンタクト内の基板表面もしくは多結晶
Ｓｉ表面にドープされることにより生ずるＴｉＮ１１と
ソース、ドレイン、多結晶Ｓｉとの間の導通不良を防止
することができる。さらに、ＢＰＳＧ８の下層にはＳ
ｊ Ｏ２５が形成しであるので、コンタクトホール内の
基板表面及び多結晶Ｓｉ表面にＳ ｉ Ｏｚを形成する
際及びその後の熱処理において、ＢＰＳＧに含有される
Ｂ、Ｐが拡散により基板もしくは多結晶Ｓｉにドープさ
れ、上記導通不良及び特性変動が生ずるのを防止するこ
とができる。
なお本実施例では金属配線にＴｉＮを用い友が、Ａｔや
タングステンシ・リサイドなどの各種シリサイドあるい
はＴｉＮとシリサイドの積層膜などであっても効果は同
じである。また、Ｂ２Ｏ３の濃度を制御しているので吸
湿による異物発生や水洗によるＢ２Ｏ３の消滅などの問
題は発生せず、さらに実施例の本文中では述べなかった
が、ＴｉＮ杉成後あるいはＷＳｉ２とＴｉＮの積層膜形
成後に熱処理を行なってもその表面が波うつような問題
は発生しなかった。
タングステンシ・リサイドなどの各種シリサイドあるい
はＴｉＮとシリサイドの積層膜などであっても効果は同
じである。また、Ｂ２Ｏ３の濃度を制御しているので吸
湿による異物発生や水洗によるＢ２Ｏ３の消滅などの問
題は発生せず、さらに実施例の本文中では述べなかった
が、ＴｉＮ杉成後あるいはＷＳｉ２とＴｉＮの積層膜形
成後に熱処理を行なってもその表面が波うつような問題
は発生しなかった。
本発明によれば、９００１：’以下の低温で極めて効果
的にリフａ−できるので金属配線のｍ線防止に大きな効
果がある。また、９００Ｃ以下でのりフローを可能とし
たので半導体基板内に予め形成されている不純物領域の
接合深さの変化にほとんど影響しないため、微細素子を
イする超ＬＳＩを信頼性よく製造できる効果がある。
的にリフａ−できるので金属配線のｍ線防止に大きな効
果がある。また、９００Ｃ以下でのりフローを可能とし
たので半導体基板内に予め形成されている不純物領域の
接合深さの変化にほとんど影響しないため、微細素子を
イする超ＬＳＩを信頼性よく製造できる効果がある。
第１図（ａ）〜（Ｃ）は本発明の一実施例を説明するた
（Ｃ） 第 １ 図
（Ｃ） 第 １ 図
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に形成した絶縁層に開孔を設け絶縁層
上に形成する導体と該絶縁層下の導電層もしくは半導体
基板とを接続する構造を少なくとも備えた半導体装置に
おいて、該絶縁層が１．５モル％〜４．０モル％のＰ＿
２Ｏ＿５および８モル％〜１４モル％のＢ＿２Ｏ＿３を
含有するガラス層を少なくとも含んで構成されているこ
とを特徴とする半導体装置。 ２、前記ガラス層より下層に、前記ガラス層よりＰ＿２
Ｏ＿５もしくはＢ＿２Ｏ＿３の含有量の少ない絶縁層を
有していることを特徴とする特許請求の範囲第１項記載
の半導体装置。 ３、半導体基板上に１．５モル％〜４．０モル％のＰ＿
２Ｏ＿５および８モル％〜１４モル％のＢ＿２Ｏ＿３を
含有するガラス層を少なくともその一部として含む絶縁
層を形成する工程と、上記絶縁層に開孔を設ける工程と
、開孔によつて露出した導電層もしくは半導体基板表面
に薄い酸化膜を形成する工程と、熱処理して前記ガラス
層を平滑化する工程と、前記開孔内の導電層もしくは半
導体基板表面に形成した薄い酸化膜を除去する工程と、
導電性薄膜を形成する一連の工程を少なくとも含んで成
ることを特徴とする半導体装置の製造方法。 ４、前記ガラス層より下層に、前記ガラス層よりＰ＿２
Ｏ＿５もしくはＢ＿２Ｏ＿３の含有量の少ない絶縁層を
形成することを特徴とする特許請求の範囲第３項記載の
半導体装置の製造方法。 ５、前記ガラス層を平滑化する際の熱処理の温度が９０
０℃以下であることを特徴とする特許請求の範囲第３項
ないし第４項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26644487A JPH01109727A (ja) | 1987-10-23 | 1987-10-23 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26644487A JPH01109727A (ja) | 1987-10-23 | 1987-10-23 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01109727A true JPH01109727A (ja) | 1989-04-26 |
Family
ID=17431018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26644487A Pending JPH01109727A (ja) | 1987-10-23 | 1987-10-23 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01109727A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076342A (ja) | 2000-09-05 | 2002-03-15 | Fuji Electric Co Ltd | トレンチゲート型半導体装置 |
| US10886398B2 (en) | 2018-06-12 | 2021-01-05 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
-
1987
- 1987-10-23 JP JP26644487A patent/JPH01109727A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076342A (ja) | 2000-09-05 | 2002-03-15 | Fuji Electric Co Ltd | トレンチゲート型半導体装置 |
| US10886398B2 (en) | 2018-06-12 | 2021-01-05 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JPH04211122A (ja) | 集積回路装置とそれを製造する方法 | |
| JP3201061B2 (ja) | 配線構造の製造方法 | |
| JPH0653337A (ja) | 半導体装置の製造方法 | |
| JP3703964B2 (ja) | 半導体装置のコンタクトホール洗浄方法 | |
| JPH01109727A (ja) | 半導体装置およびその製造方法 | |
| JPS6234152B2 (ja) | ||
| JPS6261345A (ja) | 半導体装置の製造方法 | |
| JPH0541457A (ja) | 半導体装置の製造方法 | |
| JPH06151416A (ja) | 半導体装置及びその製造方法 | |
| JP2522389B2 (ja) | 半導体装置の製造方法 | |
| JP2535909B2 (ja) | 配線形成方法 | |
| KR100305206B1 (ko) | 반도체 소자의 금속층간 절연막 형성 방법 | |
| JPH03155640A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JPS6160580B2 (ja) | ||
| JPH10189722A (ja) | 半導体装置の製造方法 | |
| JP2661279B2 (ja) | 半導体集積回路素子の製造方法 | |
| JPH0232537A (ja) | 半導体装置の製造方法 | |
| JPH03270256A (ja) | 半導体装置 | |
| JPH03105916A (ja) | 半導体装置の製造方法 | |
| KR19990039343A (ko) | 반도체장치의 금속배선 형성방법 | |
| JPH0377661B2 (ja) | ||
| JPH0669361A (ja) | 半導体装置とその製造方法 | |
| JPH05218027A (ja) | 半導体装置及びその製造方法 |