JPH01109944A - 検波装置 - Google Patents
検波装置Info
- Publication number
- JPH01109944A JPH01109944A JP62268582A JP26858287A JPH01109944A JP H01109944 A JPH01109944 A JP H01109944A JP 62268582 A JP62268582 A JP 62268582A JP 26858287 A JP26858287 A JP 26858287A JP H01109944 A JPH01109944 A JP H01109944A
- Authority
- JP
- Japan
- Prior art keywords
- output
- pulse width
- detector
- input
- width detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は４相位相変調された信号を復調する復調器に用
いられる検波装置に関するものである。
いられる検波装置に関するものである。
従来の技術
近年、ディジタル信号で位相変調された信号を復調する
技術が、様々な媒体を介してディジタル信号を伝送する
場合に必要とされ、アナログ信号処理方式の検波装置が
多く用いられている（例えば特開昭５０−９７２７０号
公報）。
技術が、様々な媒体を介してディジタル信号を伝送する
場合に必要とされ、アナログ信号処理方式の検波装置が
多く用いられている（例えば特開昭５０−９７２７０号
公報）。
発明が解決しようとする問題点
しかしながら従来の検波装置はアナログ信号処理方式で
あるだめ、検波以後のディジタル信号処理と同一のＩＣ
に組み込んで１チツプ化することが困難である。このだ
めディジタル信号処理による検波装置が必要とされてい
る。
あるだめ、検波以後のディジタル信号処理と同一のＩＣ
に組み込んで１チツプ化することが困難である。このだ
めディジタル信号処理による検波装置が必要とされてい
る。
本発明は上記問題点に鑑みディジタル信号処理方式の検
波装置を提供するものである。
波装置を提供するものである。
問題点を解決するための手段
上記問題点を解決するため本発明の検波装置は、第一の
パルス幅検出器と、第一のノ（ルス幅検出器の入力値を
論理反転し第二の）（ルス幅検出器の入力とする論理反
転回路と、第一のパルス幅検出器の出力Ｔ１と第二のパ
ルス幅検出器の出力Ｔ２が入力される最大値検出器と、
最大値検出器の出力Ｔｎ１と第一のパルス幅検出器の出
力Ｔ１と第二のパルス幅検出器の出力Ｔ２が入力される
判定器とを備えた構成となっている。
パルス幅検出器と、第一のノ（ルス幅検出器の入力値を
論理反転し第二の）（ルス幅検出器の入力とする論理反
転回路と、第一のパルス幅検出器の出力Ｔ１と第二のパ
ルス幅検出器の出力Ｔ２が入力される最大値検出器と、
最大値検出器の出力Ｔｎ１と第一のパルス幅検出器の出
力Ｔ１と第二のパルス幅検出器の出力Ｔ２が入力される
判定器とを備えた構成となっている。
作用
本発明は、位相変調波のパルス幅の変化するパターンに
特徴があることに着目し、上記した構成によって、パル
ス幅を計測してその計測結果がどの変化パターンに該当
するかを判定することによって検波を行うものである０ すなわち第一のパルス幅検出器と第二の・くルス幅検出
器によって、時間的に連続しかつ振幅が反転している二
つのパルスのパルス幅を検出し、第一のパルス幅検出器
の出力Ｔ１と第二の）くルス幅検出器の出力Ｔ２が入力
される最大値検出器の出力Ｔ！ｎと第一のパルス幅検出
器の出力Ｔ１と第二のパルス幅検出器の出力Ｔ２の関係
から検波結果を得るのである。
特徴があることに着目し、上記した構成によって、パル
ス幅を計測してその計測結果がどの変化パターンに該当
するかを判定することによって検波を行うものである０ すなわち第一のパルス幅検出器と第二の・くルス幅検出
器によって、時間的に連続しかつ振幅が反転している二
つのパルスのパルス幅を検出し、第一のパルス幅検出器
の出力Ｔ１と第二の）くルス幅検出器の出力Ｔ２が入力
される最大値検出器の出力Ｔ！ｎと第一のパルス幅検出
器の出力Ｔ１と第二のパルス幅検出器の出力Ｔ２の関係
から検波結果を得るのである。
実施例
赤身下、本発明の一実施例について、図面を参照しなが
ら説明する。第１図は本発明の第一の実施例における検
波装置の構成を示すものであるＯ第１図において、１ｏ
は４相位相変調信号の入力端子、１１．１２はパルス幅
検出器、１３は論理反転器、１４は最大値検出器、１６
は判定器、１６は出力端子である。
ら説明する。第１図は本発明の第一の実施例における検
波装置の構成を示すものであるＯ第１図において、１ｏ
は４相位相変調信号の入力端子、１１．１２はパルス幅
検出器、１３は論理反転器、１４は最大値検出器、１６
は判定器、１６は出力端子である。
第２図は本発明の一実施例における判定器の構成を示す
ものである。第２図において２０．２１はパルス幅検出
器１１．１２の出力がそれぞれ入力される入力端子、２
２は最大値検出器１４の出力が入力される入力端子、２
３は加算器、２４゜２６．２６は割り算器、２７．２８
，２９．３０は読みだし専用記憶器（以下ＲＯＭという
）、１６は出力端子である。
ものである。第２図において２０．２１はパルス幅検出
器１１．１２の出力がそれぞれ入力される入力端子、２
２は最大値検出器１４の出力が入力される入力端子、２
３は加算器、２４゜２６．２６は割り算器、２７．２８
，２９．３０は読みだし専用記憶器（以下ＲＯＭという
）、１６は出力端子である。
以上のように構成された検波装置について、以下第１図
、第２図を用いてその動作を説明する０４相位相変調さ
れた信号は振幅制限してディジタル信号の信号レベルに
変換された後入力端子１０に印加される。第一および第
二のパルス幅検出器１１．１２では入力された信号の立
ち上がシから立ち下がりまでの時間が計測されそれぞれ
Ｔ１．Ｔ２なる計測値を出力する。第二のパルス幅検出
器の入力は論理反転器１３で第一のパルス幅検出器１１
の入力に対して反転されているので、第二のパルス幅検
出器１２は４相位相変調信号の立ち下がりから立ち上が
りまでの時間が計測されることになる。
、第２図を用いてその動作を説明する０４相位相変調さ
れた信号は振幅制限してディジタル信号の信号レベルに
変換された後入力端子１０に印加される。第一および第
二のパルス幅検出器１１．１２では入力された信号の立
ち上がシから立ち下がりまでの時間が計測されそれぞれ
Ｔ１．Ｔ２なる計測値を出力する。第二のパルス幅検出
器の入力は論理反転器１３で第一のパルス幅検出器１１
の入力に対して反転されているので、第二のパルス幅検
出器１２は４相位相変調信号の立ち下がりから立ち上が
りまでの時間が計測されることになる。
ところで、４相位相変調された信号には次のような特徴
がある。搬送波の信号周期をＴとするとき、 特徴１ 連続する正相パルス幅と逆相ノくルス幅の和が
１／４丁であるのは９０°搬送波を遅らせるように変調
がかかった場合だけである０ 特徴２ 連続する正相パルス幅と逆相パルス幅の和がＴ
であるのは１８０’搬送波を遅らせるように変調がかか
った場合だけである。
がある。搬送波の信号周期をＴとするとき、 特徴１ 連続する正相パルス幅と逆相ノくルス幅の和が
１／４丁であるのは９０°搬送波を遅らせるように変調
がかかった場合だけである０ 特徴２ 連続する正相パルス幅と逆相パルス幅の和がＴ
であるのは１８０’搬送波を遅らせるように変調がかか
った場合だけである。
特徴３ 連続する正相パルス幅と逆相パルス幅の和が３
／４Ｔであるのは２７０°搬送波を遅らせるように変調
がかかった場合だけである。
／４Ｔであるのは２７０°搬送波を遅らせるように変調
がかかった場合だけである。
特徴４ 正相るるいは逆相の単一パルスの幅が３／ ４
Ｔであるのは９０°搬送波を遅らせるように変調がかか
った場合だけである。
Ｔであるのは９０°搬送波を遅らせるように変調がかか
った場合だけである。
特徴６ 正相あるいは逆相の単一パルスの幅がＴである
のは１８０°搬送波を遅らせるように変調がかかった場
合だけである。
のは１８０°搬送波を遅らせるように変調がかかった場
合だけである。
特徴６ 正相あるいは逆相の単一パルスの幅が１／４Ｔ
であるのは２７ｏ０搬送波を遅らせるように変調がかか
った場合だけである。
であるのは２７ｏ０搬送波を遅らせるように変調がかか
った場合だけである。
特徴７ 正相るるいは逆相の単一パルスの幅の最大値は
でである。
でである。
従って第一のパルス幅検出器１１の出力Ｔ１と第二のパ
ルス幅検出器１２の出力Ｔ２が入力される最大値検出器
１４の出力Ｔｍが搬送波の周期になる（特徴７）。
ルス幅検出器１２の出力Ｔ２が入力される最大値検出器
１４の出力Ｔｍが搬送波の周期になる（特徴７）。
さらに第一のパルス幅検出器１１の出力で１と第二のパ
ルス幅検出器１２の出力Ｔ２と加算器２３の出力Ｔ８＝
（Ｔ１＋Ｔ２）をそれぞれ割り算器２４．２５．２６に
入力し最大値検出器１４の出力Ｔつで割ることによって
ＤＩ 、Ｄ２．Ｄ３を得る。
ルス幅検出器１２の出力Ｔ２と加算器２３の出力Ｔ８＝
（Ｔ１＋Ｔ２）をそれぞれ割り算器２４．２５．２６に
入力し最大値検出器１４の出力Ｔつで割ることによって
ＤＩ 、Ｄ２．Ｄ３を得る。
Ｄｌ、Ｄ２．Ｄ３のそれぞれを第一、第二、第三のＲＯ
Ｍ２７．２８．２９に入力する。
Ｍ２７．２８．２９に入力する。
第一のＲＯＭ２７は、Ｔ １ ／ Ｔｍ ＝３７４であ
るときには第一の判定値Ｊ１を出力し、Ｔ１／Ｔ。
るときには第一の判定値Ｊ１を出力し、Ｔ１／Ｔ。
＝１であるときには第二の判定値Ｊ２を出力し、Ｔ１／
Ｔｍ＝１７４であるときには第三の判定値Ｊ３を出力す
る０ 第二のＲＯＭ２８は、？２／Ｔｍ＝３７４であるときに
は第一の判定値Ｊ１を出力し、ｒ２／”ｍ＝１でるると
きには第二の判定値Ｊ２を出力し、Ｔ２／Ｔｍ＝１／４
であるときには第三の判定値Ｊ３を出力する。
Ｔｍ＝１７４であるときには第三の判定値Ｊ３を出力す
る０ 第二のＲＯＭ２８は、？２／Ｔｍ＝３７４であるときに
は第一の判定値Ｊ１を出力し、ｒ２／”ｍ＝１でるると
きには第二の判定値Ｊ２を出力し、Ｔ２／Ｔｍ＝１／４
であるときには第三の判定値Ｊ３を出力する。
第三のＲＯＭ２９は、Ｔｓ／Ｔｍ＝１／４であるときに
は第一の判定値Ｊ１を出力しＴｓ／Ｔ、＝＝３／４であ
るときには第三の判定値Ｊ３を出力する０第一、第二、
第三のＲＯＭ２７．２８．２９の出力は全て第四のＲＯ
Ｍ３０に入力される０１０Ｍ３ｏは第一、第二、第三、
のＲＯＭ２了、２８゜２９の出力すべてがＪｌ、Ｊ２．
Ｊ３のいずれでもないときには第四の判定値Ｊ４を出力
する。
は第一の判定値Ｊ１を出力しＴｓ／Ｔ、＝＝３／４であ
るときには第三の判定値Ｊ３を出力する０第一、第二、
第三のＲＯＭ２７．２８．２９の出力は全て第四のＲＯ
Ｍ３０に入力される０１０Ｍ３ｏは第一、第二、第三、
のＲＯＭ２了、２８゜２９の出力すべてがＪｌ、Ｊ２．
Ｊ３のいずれでもないときには第四の判定値Ｊ４を出力
する。
さらにＲＯＭ３０は第一、第二、第三のＲＯＭ２７．２
８．２９の出力のいずれかが５１であるときには第一の
判定値Ｊ１を出力し、第一、第二。
８．２９の出力のいずれかが５１であるときには第一の
判定値Ｊ１を出力し、第一、第二。
第三のＲＯＭ２７，２８．２９の出力のいずれかが５２
であるときには第二の判定値Ｊ２を出力し、第一、第二
、第三のＲＯＭ２７，２８．２９の出力のいずれかが５
３であるときには第三の判定値Ｊ３を出力する。このよ
うにして出力端子１６に検波出力が得られる。
であるときには第二の判定値Ｊ２を出力し、第一、第二
、第三のＲＯＭ２７，２８．２９の出力のいずれかが５
３であるときには第三の判定値Ｊ３を出力する。このよ
うにして出力端子１６に検波出力が得られる。
以上のように本実施例によれば、第一のパルス幅検出器
１１と、第一のパルス幅検出器１１の入力値を論理反転
し第二のパルス幅検出器１２の入力とする論理反転器１
３と、第一のパルス幅検出器１１の出力Ｔ１と第二のパ
ルス幅検出器１２の出力Ｔ２が入力される最大値検出器
１４と、最大値検出器１４の出力Ｔ１と第一のパルス幅
検出器１１の出力Ｔ１と第二のパルス幅検出器１２の″
出力Ｔ２が入力される判定器１６を備え、さらに判定器
１６は第一のパルス幅検出器１１の出力Ｔ１を最大値検
出器１４の出力Ｔ。で割る第一の割り算器２４と、第二
のパルス幅検出器１２の出力Ｔ２を最大値検出器１４の
出力Ｔｍで割る第二の割り算器２６と、第一および第二
のパルス幅検出器１１．１２の出力がそれぞれ入力され
る加算器２３と、加算器２３の出力Ｔｓを最大値検出器
−９第二、第三の割り算器２４，２５．２６の出力Ｄ１
、Ｄ２．Ｄ３がそれぞれ読み出し番地として入力される
第一、第二、第三の記憶器２了、２８゜２９と、第一、
第二、第三の記憶器２７ 、２８ 。
１１と、第一のパルス幅検出器１１の入力値を論理反転
し第二のパルス幅検出器１２の入力とする論理反転器１
３と、第一のパルス幅検出器１１の出力Ｔ１と第二のパ
ルス幅検出器１２の出力Ｔ２が入力される最大値検出器
１４と、最大値検出器１４の出力Ｔ１と第一のパルス幅
検出器１１の出力Ｔ１と第二のパルス幅検出器１２の″
出力Ｔ２が入力される判定器１６を備え、さらに判定器
１６は第一のパルス幅検出器１１の出力Ｔ１を最大値検
出器１４の出力Ｔ。で割る第一の割り算器２４と、第二
のパルス幅検出器１２の出力Ｔ２を最大値検出器１４の
出力Ｔｍで割る第二の割り算器２６と、第一および第二
のパルス幅検出器１１．１２の出力がそれぞれ入力され
る加算器２３と、加算器２３の出力Ｔｓを最大値検出器
−９第二、第三の割り算器２４，２５．２６の出力Ｄ１
、Ｄ２．Ｄ３がそれぞれ読み出し番地として入力される
第一、第二、第三の記憶器２了、２８゜２９と、第一、
第二、第三の記憶器２７ 、２８ 。
２９の出力が入力され出力合成を行う第四の記憶器３０
を設けることによりディジタル信号処理方式の検波装置
を実現している０本実施例では割り算器２４，２５．２
６の出力から検波値を判定する際にＲＯＭ’ｉ用いてい
るので、判定の厳しさをＲＯｋの値を変更することで容
易に設定することができる。
を設けることによりディジタル信号処理方式の検波装置
を実現している０本実施例では割り算器２４，２５．２
６の出力から検波値を判定する際にＲＯＭ’ｉ用いてい
るので、判定の厳しさをＲＯｋの値を変更することで容
易に設定することができる。
なお、第一の実施例において第四のＲＯＭは同様の動作
をする組み合わせ論理回路としてもよい。
をする組み合わせ論理回路としてもよい。
尚、本実施例の第一および第二の記憶器の内容を変更し
第二のパルス幅検出器の入力を論理反転回路の出力から
切り離すことにより、２系列のＦＭ復調器を得ることが
できるので、４相位相変調信号とＦＭ信号２チヤンネル
を時分割で復調することができる〇 発明の効果 以上のように本発明の検波装置は、第一のノ（ルス幅検
出器と、第一のパルス幅検出器の入力値を論理反転し第
二のパルス幅検出器の入力とする論理反転回路と、第一
のパルス幅検出器の出力Ｔ１と第二のパルス幅検出器の
出力Ｔ２が入力される最大値検出器と、最大検出器の出
力Ｔ１ｎと第一のパルス幅検出器の出力Ｔ１と第二のパ
ルス幅検出器の出力Ｔ２が入力される判定器を備えるこ
とにより、４相位相変調された信号の波形の特徴抽出を
ディジタル信号処理によって行うことを可能にしている
。また本方式では回路に帰還系を持たないため動作が安
定である。
第二のパルス幅検出器の入力を論理反転回路の出力から
切り離すことにより、２系列のＦＭ復調器を得ることが
できるので、４相位相変調信号とＦＭ信号２チヤンネル
を時分割で復調することができる〇 発明の効果 以上のように本発明の検波装置は、第一のノ（ルス幅検
出器と、第一のパルス幅検出器の入力値を論理反転し第
二のパルス幅検出器の入力とする論理反転回路と、第一
のパルス幅検出器の出力Ｔ１と第二のパルス幅検出器の
出力Ｔ２が入力される最大値検出器と、最大検出器の出
力Ｔ１ｎと第一のパルス幅検出器の出力Ｔ１と第二のパ
ルス幅検出器の出力Ｔ２が入力される判定器を備えるこ
とにより、４相位相変調された信号の波形の特徴抽出を
ディジタル信号処理によって行うことを可能にしている
。また本方式では回路に帰還系を持たないため動作が安
定である。
第１図は本発明の一実施例における検波装置の構成を示
すブロック図、第２図は同判定器の構成を示すブロック
図である。 １０・・・・・・入力端子、１１．１２・・・・・・パ
ルス幅検出器、１３・・・・・・論理反転器、１４・・
・・・・最大値検出器、１６・・・・・・判定器、１６
・・・・・・出力端子、２０゜２１・・・・・・入力端
子、２２・・・・・・入力端子、２３・・・・・・加算
器、２４ 、２５ 、２６・・・・・・割り算器、２７
゜２８．２９．３０・・・・・・読みだし専用記憶器。
すブロック図、第２図は同判定器の構成を示すブロック
図である。 １０・・・・・・入力端子、１１．１２・・・・・・パ
ルス幅検出器、１３・・・・・・論理反転器、１４・・
・・・・最大値検出器、１６・・・・・・判定器、１６
・・・・・・出力端子、２０゜２１・・・・・・入力端
子、２２・・・・・・入力端子、２３・・・・・・加算
器、２４ 、２５ 、２６・・・・・・割り算器、２７
゜２８．２９．３０・・・・・・読みだし専用記憶器。
Claims (3)
- （１）第一のパルス幅検出器と、前記第一のパルス幅検
出器の入力値を論理反転し第二のパルス幅検出器の入力
とする論理反転器と、前記第一のパルス幅検出器の出力
Ｔ＿１と前記第二のパルス幅検出器の出力Ｔ＿２が入力
される最大値検出器と、前記最大値検出器の出力Ｔ＿ｍ
と前記第一のパルス幅検出器の出力Ｔ＿１と前記第二の
パルス幅検出器の出力Ｔ＿２が入力される判定器を備え
たことを特徴とする検波装置。 - （２）判定器は、第一のパルス幅検出器の出力Ｔ＿１を
最大値検出器の出力Ｔ＿ｍで割る第一の割り算器と、第
二のパルス幅検出器の出力Ｔ＿２を前記最大値検出器の
出力Ｔ＿ｍで割る第二の割り算器と、前記第一および第
二のパルス幅検出器出力がそれぞれ入力される加算器と
、前記加算器の出力Ｔ＿ｓを前記最大値検出器の出力Ｔ
＿ｍで割る第三の割り算器と、前記第一、第二、第三の
割り算器の出力がそれぞれ読みだし番地として入力され
る第一、第二、第三の記憶器と、前記第一、第二、第三
の記憶器の出力Ｄ＿１、Ｄ＿２、Ｄ＿３が入力される出
力合成器を備えたことを特徴とする特許請求の範囲第１
項記載の検波装置。 - （３）出力合成器は第四の記憶器で構成されることを特
徴とする特許請求の範囲第２項記載の検波装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62268582A JPH01109944A (ja) | 1987-10-23 | 1987-10-23 | 検波装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62268582A JPH01109944A (ja) | 1987-10-23 | 1987-10-23 | 検波装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01109944A true JPH01109944A (ja) | 1989-04-26 |
Family
ID=17460527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62268582A Pending JPH01109944A (ja) | 1987-10-23 | 1987-10-23 | 検波装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01109944A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4839409A (en) * | 1986-12-23 | 1989-06-13 | Morton Thiokol, Inc. | Stabilizers for rigid halogen-containing organic polymers comprising a primary heat stabilizer and an ester of a polyhydrocarbyl ether glycol |
-
1987
- 1987-10-23 JP JP62268582A patent/JPH01109944A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4839409A (en) * | 1986-12-23 | 1989-06-13 | Morton Thiokol, Inc. | Stabilizers for rigid halogen-containing organic polymers comprising a primary heat stabilizer and an ester of a polyhydrocarbyl ether glycol |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4480200A (en) | Zero-crossing point detection circuit | |
| EP0141422A2 (en) | Frequency detector | |
| US4580101A (en) | FM demodulators with local oscillator frequency control circuits | |
| CA1243084A (en) | Phase detection circuit | |
| US4486715A (en) | Frequency shift key demodulator | |
| GB2137836A (en) | FM Demodulators | |
| US5450032A (en) | FSK data demodulator using mixing of quadrature baseband signals | |
| JPS61269547A (ja) | デ−タ信号復調装置 | |
| EP0151394B1 (en) | Demodulator for ditital fm signals | |
| US4499425A (en) | Phase velocity sign detector for frequency shift key demodulation | |
| JPH09181779A (ja) | Ｆｓｋ復調回路 | |
| JP5097922B2 (ja) | 振幅変調信号の同期検波方法及び回転信号処理器 | |
| JP3356643B2 (ja) | Ｆｓｋ受信機 | |
| JP2600459B2 (ja) | 位相同期回路 | |
| JPH05110613A (ja) | 角度変調信号復調回路 | |
| GB2189114A (en) | Radio receivers | |
| JPH0777329B2 (ja) | Ｆｍ信号復調装置 | |
| JPS62189849A (ja) | オフセツトｑｐｓｋ変調波の識別点判定装置 | |
| JPH0342785Y2 (ja) | ||
| JPH0425744B2 (ja) | ||
| JPH0697971A (ja) | 遅延検波復調器 | |
| JPS61116455A (ja) | 復調回路 | |
| JPH0548343A (ja) | 位相比較器 | |
| JPS6139753A (ja) | Ｆｓｋ信号復調器 | |
| JPH0648828B2 (ja) | 回線モニタ回路 |