JPH01110759A - 静電破壊防止素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 本発明は、集積回路の入出力端子に接続されろ静電破壊
防止素子の構造に関し、 十分な静電破壊耐圧を有し、かつ内部回路に悪影９ｔ−
与えないような静電破壊防止素子を提供することを目的
とし− 一導電型の半導体基板表面の所定領域に形成され九反対
導電型の抵抗動作層と、前記動作層を奮む半導体基板表
面上に形成された保護膜と、前記動作層表面の両端部に
開口した第１及び第２のコンタクト窓と、一端は外部地
子に接続され、他端は前記第１のコンタクト窓部におい
て前記動作層と接続する様に形成された第１の配線層と
、一端は内部回路に接続され、他端は前記第２のコンタ
クト！８部において前記動作層と接続する様に形成され
た第２の配線層とを有する抵抗素子において、前記男１
０配線層を前已第１のコンタクト窓部から、１速記−作
層上の保ａ膜上に゛まで延在させることに工す、外部端
子に印加される電圧によって前記動作層の実効的な幅が
変化するようにした抵抗素子を含むこと′（ｉ−特徴と
する静電破壊防止素子。

〔浬業上の利用分野〕

本発明は半導体装置に関し、特に集積回路の入出力端子
に接読される静電破壊防止素子の構造に関する。

〔従来の技術〕

ＩＣ，ＬＳＩ等の集積回路の製造工程に際して、前記集
積回路の入出力端子に１ｋＶ乃至数１０ｋＶに達する静
電気が印加されることがある。本来、ＥＣＬやＴＴＬ回
路等で構成される集積回路は、動作電圧が数ボルト８度
であることを前提ＶＣ鼓計されているので、このような
集積回路に静電気による高電圧が印加されると、例えば
入力トランジスタにおいてエミッタ・ベース間が短絡し
九り、基板と配線層との間に設けられている表面保護膜
が破壌されて、＠記保Ｓ膜を介して配線層から基板へ電
流が流れ去ってし壇う等、いわゆる静電破壊が起こり、
前記集積回路が正常に動作しなくなってしまう。このよ
うな静電破壊を防止するため、集積回路の入出力端子に
、トランジスタ、ダイオード及び抵抗からなる静電破壊
防止素子を接続し、静電破壊耐圧の向上を図ることが従
来から行なわれている。

藁４図は、従来から使用されている静電破壊防止素子の
断面図及び等価回路を示している。この静電破壊防止素
子は、抵抗素子１０１とダイオード１０２の２個の素子
から構成されている。この静電破壊防止素子げ、＠４図
（ａ）に示すように、Ｎ型礪板１表面の所定領域にホロ
ン等の不純物イオンを選択的に注入することにより、抵
抗１０１として動作するＰ型層２及びダイオード１０２
のアノードとなるＰ型層３を形成する工程と、前記Ｐ型
ｌ１１３表面の所定領域にリン等の不純物イオン全選択
的に注入することにより、ダイオード１０２のカソード
となるＮ型層４を形成する工程と、基板表面に酸化／リ
コン等からなる保護膜を形成したのち、所定部分を開口
し、最後にアルミニウム等で配線層を形成することによ
って製造される。そして、第４図（ａｌに示すように、
配線層の■の部分をＥＣＩ、　。

ＴＴＬ等の集積回路からなる内部回路に接続し、配線層
の０の部分を外部端子に接続し、配線層のＯの部分を第
１の電源電圧ｖ０に接続し、また、Ｎ滉基叛１ｆ、第２
の電源電圧ｖ０゜に接続するＯとにより静電破壊防止素
子として機能する。

第４図（ｂ）に、第４図（ａ）の静電破壊防止素子の等
価回路図であり、以下、この図面を用いて、この回路の
動作について説明する。まず、外部端子７に正の高電圧
が印児された場合は、抵抗１０１中の寄生ダイオード１
０３がオンし、主に外部端子７→ダイオード１０３→Ｎ
型基板１→ｖ０゜の経路で電流が流れ、内部回路１０４
０入出力端子には、抵抗１０１が直列に接読されている
ため、電流がほとんど流れ込まないので、内部回路１０
４は保護される。

逆に、外部端子７に負の高電圧が印加され次場合は、ダ
イオード１０２がオンし、主にｖ０→ダイオード１０２
→外部端子７の経路で電流が流れるので、内部回路１０
４は保りされる。

また、第５囚は、従来の静電破壊防止素子の他の例を示
している。第４図とのちがいは、ダイオード１０２及び
１０３の代わりにベースとエミッタを共通接続したＮＯ
Ｎ　）ランジスタ２０２及び２０３を用いている点であ
るが、これらのトランジスタは、実質的にベース・コレ
クタ間のダイオードと同じであるので、動作としては第
４図の静電破壊防止素子と同様である。８１！５図の回
路の長所は、トランジスタ２０２及び２０３を内部回路
を構成するトランジスタと同一工程で製作することがで
きる点である。

〔発明が解決しようとする問題点〕

しかしながら、第４図及び第５図に示すような静電破壊
防止素子は以下に述べるような問題点を有していた。す
なわち、高電圧の静電気から内部回路を保護する友めに
は、抵抗１０１又は１０２の抵抗値を大きくする必要が
あるが、反面、抵抗値を大きくすると抵抗１０１又は１
０２による電圧降下や容址負荷のため、内部回路１０４
又は２０４の動作速度が低下してしまうという問題があ
る。この之め抵抗１０１又は１０２の抵抗値は、内部回
路に悪影響を与えない範囲に制限されていた。従って第
４図及び第５図のような従来の静電破壊保護回路では、
十分な静電破壊耐圧を得ることができず、非常に高電圧
の静電気が外部端子に印加されると内部回路が破壊され
てし筐うことがあった。

本発明の目的は、十分な静電破壊耐圧を有し、かつ内部
回路に悪影響を与えないような静電破壊防止素子を提供
することにある。

〔問題点を解決するための手段〕

上記目的を達成する九めには、 ■　外部端子に高電圧の静電気が印加されていない時に
は、内部回路に接続している抵抗の抵抗値が小さい ■　外８Ｓ端子に高電圧の静電気が印加された場合には
、内部回路に接続している抵抗の抵抗値が大きくなる という２つの条件を満足するような静電破壊防止素子を
提供することが必要である。そこで、不発明では、外部
端子に接続された配線層を抵抗動作層とのコンタクト部
から抵抗動作層上の保護膜上まで延在することによりて
上記２つの条件を同時に満足する静電破壊防止素子′を
提供することを可能にした。

すなわち、本発明は、−導電型の半導体基板表面の所定
領域に形成された反射溝′ａＬｉＭの抵抗動作層と、前
記動作層を含む半導体基板表面上に形成された保籏膜と
、前記動作Ｉ―衣表面両端部に開口した第１及び第２の
コンタクト窓と、一端は外部端子に接続され、他端は前
記ｇｌのコンタクト窓部において前記動作層と接続する
様に形成された第１の配線層と、一端は内部回路に接続
され、他端は前記第２のコンタクト窓部において前記動
作層と接続する様に形成された帛２の配線層とを有する
抵抗素子において、前記＠ｌの配線層’１１記第１のコ
ンタクト窓部から、前記動作層上の保護膜上にまで延在
させることにより、外部端子に印加される電圧によって
前記動作ｌ−の実効的な幅が変化するように【−た抵抗
素子を含む静電破壊防止を有すること’ｋＷ徴としてい
る。

〔作用〕

以上のように、静電破壊防止素子を構成する抵抗素子の
、外部端子に接続された配線層を抵抗動作層とのコンタ
クト部から抵抗動作層上の保護膜上まで延長させると、
外部端子に高電圧が印の口された時、前記配線層の延長
部は高１１！圧となり、そのため、この部分の直下にあ
たる抵抗動作層表面には、前記延長部とは反対の極性の
電荷が静電力により腿起され、この部分に反転層が形成
される。

抵抗動作層に＋ｉ′ｒ１記のような反転層が生じると、
抵抗動作層の実効的な＃Ａに狭められるので、その結果
、抵抗素子の抵抗値は大きくなる。すなわち、靜ξ破壊
を引きおこすような高電圧が外８１１Ｉ端子に印刀口さ
れても、それに合わせて、内部回路に直結する抵抗素子
の抵抗値が大きくなるので、内部回路に高電圧が印加さ
れることはなく、内部回路を保護することができる。

一方、外部端子に内部回路が正常に動作する電圧が印加
されている間は、前記延長部の電圧は静電気が印加され
る時に比べてはるかに小さいので、抵抗素子に上記の様
な反転層が生じることはなく、抵抗素子の抵抗値は低く
抑えられるので、内部回路の動作速度を低下させるおそ
れはない。

〔実施例〕

第１図は、本発明を説明する第１の実施例を示しており
、＠１図（ａ）は静電破壊防止素子の断面図。

第１図（ｂ）はその平面図及び第１図（Ｃ）はその等価
回路図である。

以下、この図面を用いて本発明の第１の実施例を説明す
る。

第１図（ａ）に示す静電破壊防止素子は、抵抗３０１と
前記抵抗に内在する寄生ダイオード３０２及び３０３よ
り構成されている。この素子は、Ｐ型半導体基板３１上
に成長させたＮ型エピタキシャル層３２表面の所定領域
にホロン等の不純物イオンを選択的に注入することによ
シ、Ｐ型抵抗拡散層３３を形成する工程と、前記抵抗拡
散層を含むＮ型エピタキシャル層３２表面に酸化シリコ
ン等からなる保護膜３４を形成したのち、前記抵抗拡散
層表面の両端部分にコンタクト用の窓３９．４０を開口
する工程と、一端は前記コンタクト用の窓３９に接続さ
れ、他端は外部端子に接続され、かつ前記抵抗拡散層上
の保護膜上まで延在する延長部６全有するアルミニウム
等の金属からなる配線層３５及び一端は前記コンタクト
用の窓４０に接続され、他端は内部回路の入出力端子に
接続された配線１１ｉｔ−形成する工程を経て製造され
る。尚Ｎ型エピタギ７ヤル層３２には電源電圧Ｖ。。が
印加されている。ま友、第１図（ｂ）に示されているよ
うに、延在部３６は、Ｐ型抵抗拡散層３３の幅よシ広く
形成され、該Ｐ型抵抗拡散１全域を覆っている。

具１１９（ａ）に示す静電破壊防止素子の外Ｓ電子に静
電気による正の高電圧が印加されると、配線１の延長部
３６は正の高゛亀圧となる。０れにより、前記延長部直
下のＰ型抵抗拡散層３３表面には負の′は荷が延長部３
６からの靜１力に＝９誘起され、　。

この部分にＮＷ反転＃３７０が生ずる。従って、前記Ｐ
型抵抗拡敏層３３の実効的な幅が挟まり、抵抗素子３０
１の抵抗値は大きくなる。これによって、内部回路の入
出力端子にぼほとんど電圧は流れ込まないので、内部回
路は保罎される。さらに、外５Ｓ端子に高電圧が印加嘔
れると、抵抗３０１に内在するダイオード３０２及び３
０３がオンし、外部端子から流れ込む電流は、外ｇ端子
３７→ダイオード３０２→■。。又は外部端子３７→抵
抗３０１→ダイオード３０３→■ｏ０の経路で流れ去る
ので、更に静電破壊耐圧を上げることができる。

一方、外部端子に通常のｄ圧が印加されている場合には
、延長部３６にかかる電圧は靜゛祇気が印加された場合
に比べはるかに小さいので、Ｎｔｉ反転層３７は生じる
ことばなく、また、ダイオード３０２及び３０３も通常
は、■ｏ０の力が外部ｙ−子に印加される４圧より高く
、オフ状態となるので、外部端子に印加された電流は、
そのまま内部回路に流れ込み、また、抵抗３０１の抵抗
値は反転１が生じないから小さいので、抵抗３０１によ
る電圧降下や容量負荷により、内部回路の動作速度が低
下することもほとんどない。

第２図は、本発明全説明する第２の実施例を示しており
、この静電破壊防止素子は負の高電圧に対して内部回路
を保饅する働きをする。

第２図（ｉ）及び（ｂ）は、静電破壊防止素子の断面図
を示している。まず、第２図（ａ）の素子は、Ｐ型基板
４１上に成長したＮ型エピタキシャルｒ＠４２表面の所
定領域に、リン等の不純物イオンを注入することにより
Ｐ型拡散層４３ｆ！：形成し、続いて前記Ｐ散拡散層４
３の内方にＮ型抵抗拡散層４４を形成する工程と、前記
Ｎ型エピタキシャル層４２表面に保護膜４５ｔ−形成し
たの′ち、前記抵抗拡散層４４の両端部及びＰ型拡散層
４３の表面にコンタクト窓５３，５４．５５を開口する
工程と、外部端子とコンタクト窓５３、内部回路とコン
タクト窓５４、■、、とコンタクト窓５５ｔ−接線する
配線層をそれぞれ形成する工程を経て製作される。尚、
外Ｓ端子と接続される配線層には、コンタクト窓５３か
らＮ型抵抗拡散層上の保護膜上まで延在した延長部４６
が設けられている。

また、第２図（ｂ）の素子は、基板の導電型がＮ型であ
るということが第２図（→と異なりＮ型基板５１上に成
長したＰ型エピタキシャル層５２表面の所定領域に不純
物イオンを注入することによりＮ型抵抗拡散陽４４ｔ−
形成する工程と、表面に保護膜４５を形成したのち、前
記抵抗拡散層４４の両端部にコンタクト窓５６．５７ｔ
−形成する工程と、外部端子とコンタクト窓５６に接続
され、前記抵抗拡散層４４上の保護膜上まで延在する延
長部４６を有する配線層及び内部回路とコンタクト窓５
７に接続され九配線層を形成する工程を経て製作される
。尚、Ｐ観エピタキシャル層５２にはｔ源電圧Ｖ□が印
加されている。

第２図（ａ）及び（ｂ）の両方の素子とも外部端子に静
１ｌＩＬ気による負の高電圧が印加されると、延長部４
６も負の高電圧となり、延長部４６直下の抵抗拡散層４
４には延長部４６からの静電力により正の電荷が誘起さ
れる。このため、この部分には、Ｐ型反転Ｖ！３４　Ｂ
・ゲ形成されるので、Ｎ型低抗拡散層４４の実効幅が狭
められ抵抗４０１の抵抗値が大きくなる。従って、内部
回路；・；、負の高′１圧から保護さルる。また、この
時、抵抗４０１に内在するダイオード４０２及び４０３
がオンし、電流は電源電圧■、。

から前記ダイオードｔ−通じて、外部端子に流れ去るの
で、更に静電破壊耐圧が向上する。

一方、外部端子に通常の電圧が印加されている場合には
、Ｐ型反転４４８は生ずることｉｄないので、抵抗４０
１の抵抗値は小さく、内部回路に動作速度向上等の悪影
響をおよぼすことはない。

以上のように、Ｊ１図に示す素子は、正の高電圧から内
部回路を保護し、第２図に示す素子は、負の高電圧から
内部回路を保護する働きを持っている。

第３＠は、本発明の第３の実施例を説明する図面である
。この靜′亀破壊防止素子は、第１図に示す静電破壊防
止素子と第２図に示す静電破壊防止素子とを直列に接続
したものである。このような静電破壊防止素子を使用す
れば、正負どちらの高電圧が外部端子に印加された場合
にも、内部回路を保護することができる。

〔発明の効果〕

本発明によれば、外部端子に高電圧が印加される時に、
内部回路に直結する抵抗の抵抗値を、従来の保護抵抗よ
りも大きくすることができ、また、外！ＩＳ端子に通常
の動作範囲の電圧が印加される時は、内部回路に直結す
る抵抗の抵抗値を、従来の保護抵抗よりも小さくするこ
とができる。

つまり、本発明の静電破壊防止素子は、ＩＣ。

ＬＳＩの静電破壊耐圧の同上と、内部回路の動作速度向
上を同時に達成することができる。

また、静電破壊耐圧が大きいので、製造工程中の静電破
壊が起こりに＜＜、歩留りが向上するとともに、使用中
の取り扱いによる静電破壊も少ない九め信頼性も同上す
る。

【図面の簡単な説明】

第１図は、本発明を説明する静電破壌防止素子の断面図
、平面図及び等価回路因、 第２図は、本発明の第２の実施例を説明する静電破壊防
止素子の断面図及び等価回路図、第３図は、第３の実施
例を説明する静電破壊防止素子の等価回路図、 第４因は、従来の静電破壊防止素子の断面内及び等価回
路図、 第５図げ、従来の静電破壊防止素子の等価回路図を示し
ている。 ここで、１．５１はＮ型基板、２．３３．４３はＰＷ抵
抗拡散層、３はＰ型拡敦層４．４４ばＮＭＩｌ抵抗拡散
層、５．３４．４５は保護膜、６．３５．４７は配線層
、？、２２．３７．４９．６２は外部端子、３１．４１
は２塁基板、３２．４２はＮ型エピタかゾヤル層、３６
．４６は延在部、３８．１．６１，１０４．２０４は内
部回路、３９．４０．５３．５４．５５．５６．５７は
コンタクト窓、４８はＰ型反転層、５２はＰ型エピタキ
シャル層、３７０はＮ型反転層、１０１．２０］、３０
１．４０１は抵抗、１０２ｉ０３．３０２．３０３．４
０２．４０３はダイオード、２０２．２０３はＮＰＮト
ランジスタをそれぞれ示している。

Claims (1)

1. 【特許請求の範囲】 　一導電型の半導体基板表面の所定領域に形成された反
   対導電型の抵抗動作層と、 前記動作層を含む半導体基板表面上に形成された保護膜
   と、 前記動作層表面の両端部に開口した第１及び第２のコン
   タクト窓と、 一端は外部端子に接続され、他端は前記第１のコンタク
   ト窓部において前記動作層と接続する様に形成された第
   １の配線層と、 一端は内部回路に接続され、他端は前記第２のコンタク
   ト窓部において前記動作層と接続する様に形成された第
   ２の配線層と、を有する抵抗素子において、 前記第１の配線層を前記第１のコンタクト窓部から、前
   記動作層上の保護膜上にまで延在させることにより、外
   部端子に印加される電圧によって前記動作層の実効的な
   幅が変化するようにした抵抗素子、を含むことを特徴と
   する静電破壊防止素子。