JPH01110794A - 高周波回路装置 - Google Patents
高周波回路装置Info
- Publication number
- JPH01110794A JPH01110794A JP62268562A JP26856287A JPH01110794A JP H01110794 A JPH01110794 A JP H01110794A JP 62268562 A JP62268562 A JP 62268562A JP 26856287 A JP26856287 A JP 26856287A JP H01110794 A JPH01110794 A JP H01110794A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- frequency circuit
- wiring board
- layers
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed inductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は発揚器、フィルタ等に利用される高周波回路を
実現するための高周波回路装置に関するものである。
実現するための高周波回路装置に関するものである。
従来の技術
最近高周波回路を小形化する要求が強まってきており、
素子自体をＩＣ化して小形化する技術とともに、その実
装方法にも様々な提案がなされている。
素子自体をＩＣ化して小形化する技術とともに、その実
装方法にも様々な提案がなされている。
第３図に従来実用化されている多層配線基板の断面図を
示す。３０６〜３０９は誘電体層であり、３０１〜８０
５は導体層となっている。この例では誘電体層は４層、
導体層は５層となっているが、この層数に大きな制約は
ない。
示す。３０６〜３０９は誘電体層であり、３０１〜８０
５は導体層となっている。この例では誘電体層は４層、
導体層は５層となっているが、この層数に大きな制約は
ない。
通常、このような多層配線基板の構成としては、誘電体
層３０７，３０８および導体層３０２〜３０４で平衡型
のストリップ線路構成をとるインダクタあるいは共振器
を設け、導体層３０１，８０５に部品実装用のパターン
を設ける。これにより配線を立体的に行なえるため、小
形化に大きく寄与する基板として広く用いられている。
層３０７，３０８および導体層３０２〜３０４で平衡型
のストリップ線路構成をとるインダクタあるいは共振器
を設け、導体層３０１，８０５に部品実装用のパターン
を設ける。これにより配線を立体的に行なえるため、小
形化に大きく寄与する基板として広く用いられている。
発明が解決しようとする問題点
第８図に示す多層配線基板は、インダクタあるいは共振
器層の上下面に接地導体層を設けることで空心によるイ
ンダクタあるいは共振器よりも外部回路との婆蔽効果は
大きくなるが、しかしインダクタあるいは共振器層が内
層にあるためインダクタンスの調整をすることができず
、また、大きなインダクタンス直を得ることが困難であ
るという間項があった。
器層の上下面に接地導体層を設けることで空心によるイ
ンダクタあるいは共振器よりも外部回路との婆蔽効果は
大きくなるが、しかしインダクタあるいは共振器層が内
層にあるためインダクタンスの調整をすることができず
、また、大きなインダクタンス直を得ることが困難であ
るという間項があった。
本発明は上記従来技術に鑑み、インダクタンスの調整（
選択）を可能とし、また、高インダクタンス値を得るこ
とのできる高周波回路装置を提供するものである。
選択）を可能とし、また、高インダクタンス値を得るこ
とのできる高周波回路装置を提供するものである。
問題点を解決するだめの手段
本発明は誘電体層が４層板Ｅ１導体層が５層以上からな
る多層配線基板を設け、前記導体層３層、前記誘電体層
２層で形成される平衡型スｌ−ＩＪツブ線路を２組以上
有し、そのすべての入出力端子をスルーホールにより第
１層目の基板に引き出すことにより、上記目的を達成す
るものである。
る多層配線基板を設け、前記導体層３層、前記誘電体層
２層で形成される平衡型スｌ−ＩＪツブ線路を２組以上
有し、そのすべての入出力端子をスルーホールにより第
１層目の基板に引き出すことにより、上記目的を達成す
るものである。
作用
本発明は、上記構成の如く、多層配線基板に平衡型のス
トリップ線路構成をとるインダクタあるいは共振器を２
組以上設けることで、インダクタンスの調整（選択）を
可能とし、また、高インダクタンス値を得ようとするも
のである。
トリップ線路構成をとるインダクタあるいは共振器を２
組以上設けることで、インダクタンスの調整（選択）を
可能とし、また、高インダクタンス値を得ようとするも
のである。
実施例
第１図に本発明の第１の一実施例を示す。
なお、本実施例では誘電体層が４層、導体層が５層から
なるストリップ線路２組の多層配線基板を例示している
が、それ以上の多層構成とし、ストリップ線路を３組以
上もつ多層配線基板としてもよい。
なるストリップ線路２組の多層配線基板を例示している
が、それ以上の多層構成とし、ストリップ線路を３組以
上もつ多層配線基板としてもよい。
第１図において／Ｂ）は多層配線基板の断面図を、（ｂ
）は第１層目からみた透視図を、（Ｃ）は等価回路図を
示すものである。
）は第１層目からみた透視図を、（Ｃ）は等価回路図を
示すものである。
第１図（ａ）において、１０２〜１０６は導体層、１０
９〜１１２が誘電体層を示しており、誘電体層１０９゜
１１０および導体層１０２〜１０４で第１の平衡型スト
リップ線路を構成し、誘電体層１１１，１１２および導
体層１０４〜１０６で第２の平衡型ストリップ線路を構
成する。
９〜１１２が誘電体層を示しており、誘電体層１０９゜
１１０および導体層１０２〜１０４で第１の平衡型スト
リップ線路を構成し、誘電体層１１１，１１２および導
体層１０４〜１０６で第２の平衡型ストリップ線路を構
成する。
導体層１０３（第２層）および導体層１０５（第４層）
に形成される線路を第１図（′ｂ）に示す。第１図（′
ｂ）に示すすべての端子（本実施例ておいてはＡ＋ ｌ
Ａ２１ＢＩ ＩＡ’ｌ ＩＡ’２１Ｂ’ｌ ）をスルー
ホールで第１層目に出す。すなわち、Ａ１とＡ′１．Ａ
２とＡ’２ ＋Ｂ＋とＢ＋はスルーホールによシ接続さ
れている。とのときの等価回路図を第１図（Ｃ）に示す
以上の構成により、端子ＡＩ Ａ２間は２つのインダク
タンスの直列接続となるため、ストリップ線路が１組の
場合に比して高インダクタンスを得ることかで′きる。
に形成される線路を第１図（′ｂ）に示す。第１図（′
ｂ）に示すすべての端子（本実施例ておいてはＡ＋ ｌ
Ａ２１ＢＩ ＩＡ’ｌ ＩＡ’２１Ｂ’ｌ ）をスルー
ホールで第１層目に出す。すなわち、Ａ１とＡ′１．Ａ
２とＡ’２ ＋Ｂ＋とＢ＋はスルーホールによシ接続さ
れている。とのときの等価回路図を第１図（Ｃ）に示す
以上の構成により、端子ＡＩ Ａ２間は２つのインダク
タンスの直列接続となるため、ストリップ線路が１組の
場合に比して高インダクタンスを得ることかで′きる。
また、端子Ａ＋ Ｂ＋ ｌｅ’ｌあるいはＢＩ Ａ２間
のいずれか一方を選択することにより、インダクタンス
の調整（選択）をすることが可能である。
のいずれか一方を選択することにより、インダクタンス
の調整（選択）をすることが可能である。
さらに、端子Ａ＋ Ｂ＋ Ａｚを用いてタッピングトラ
ンスを構成し、分圧をすることも可能となる。
ンスを構成し、分圧をすることも可能となる。
そして、平衡型ストリップ線路であるため、空心による
インダクタあるいは共振器よりも外部回路との遮蔽効果
は大きい。
インダクタあるいは共振器よりも外部回路との遮蔽効果
は大きい。
第２図＋ｄ本発明は第２の実施レリを示すものでちる。
１０１〜１０７は導体層、１０８〜１１８が誘電体層で
あり、誘電体層１０９．１１０および導体層１０２〜１
０４で第１の平衡型ストリップ線路を構成し、誘電体層
１１１，１１２および導体層１０４〜１０６で第２の平
衡型ストリップ線路を構成する。導体層１０１．１０７
には部品実装用のパターンを設ける。
あり、誘電体層１０９．１１０および導体層１０２〜１
０４で第１の平衡型ストリップ線路を構成し、誘電体層
１１１，１１２および導体層１０４〜１０６で第２の平
衡型ストリップ線路を構成する。導体層１０１．１０７
には部品実装用のパターンを設ける。
本実施例では１、能動素子等の回路部品を上ド面に実装
できるため、第１図のものに比しはるかに実装効率を向
上できる。
できるため、第１図のものに比しはるかに実装効率を向
上できる。
以上述べた様に、多層配線基板に２組以上のストリップ
線路を設けることで、高インダクタンスの確保、インダ
クタンスの調整等を可能とする多層配線基板が実現でき
る。
線路を設けることで、高インダクタンスの確保、インダ
クタンスの調整等を可能とする多層配線基板が実現でき
る。
発明の効果
以上の様に本発明は、多層配線基板に２組以上のストリ
ップ線路形成基板を設け、互いをスルーホールによシ第
１層目の基板に引き出すことにより、従来の手法では実
現できなかった高インダクタンスの確保、インダクタン
スの調整が多層配線基板で実現できるため、特性の向上
、用途の拡大が期待でき、その工業的価値は極めて大で
ある。
ップ線路形成基板を設け、互いをスルーホールによシ第
１層目の基板に引き出すことにより、従来の手法では実
現できなかった高インダクタンスの確保、インダクタン
スの調整が多層配線基板で実現できるため、特性の向上
、用途の拡大が期待でき、その工業的価値は極めて大で
ある。
第１図（ａ）は本発明の第１の実施例における高周波回
路装置の要部断面図、第１図（′ｂ）は同平面図、第１
図（ｃ）は同等価回路図、第２図は本発明の第２の実、
陥例における高周波回路装置の要部断面図、第３図は従
来の高周波回路装置の要部断面図である。 １０１〜１０７・・・導体ｒ＝、１０８〜１１３・・・
誘電体層、３０１〜３０５・・・導体層、３０６〜３０
９・・・誘電体層、ＡＩ Ａ２ ＢＩ Ａ’＋ Ａ’２
伯０８．端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 ＠３図
路装置の要部断面図、第１図（′ｂ）は同平面図、第１
図（ｃ）は同等価回路図、第２図は本発明の第２の実、
陥例における高周波回路装置の要部断面図、第３図は従
来の高周波回路装置の要部断面図である。 １０１〜１０７・・・導体ｒ＝、１０８〜１１３・・・
誘電体層、３０１〜３０５・・・導体層、３０６〜３０
９・・・誘電体層、ＡＩ Ａ２ ＢＩ Ａ’＋ Ａ’２
伯０８．端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 ＠３図
Claims (1)
- 誘電体層が４層以上、導体層が５層以上からなる多層
配線基板を有し、前記導体層３層、前記誘電体層２層で
形成される平衡型ストリップ線路を２組以上有し、その
すべての入出力端子をスルーホールにより第１層目の基
板に引き出したことを特徴とする高周波回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62268562A JPH01110794A (ja) | 1987-10-23 | 1987-10-23 | 高周波回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62268562A JPH01110794A (ja) | 1987-10-23 | 1987-10-23 | 高周波回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01110794A true JPH01110794A (ja) | 1989-04-27 |
Family
ID=17460249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62268562A Pending JPH01110794A (ja) | 1987-10-23 | 1987-10-23 | 高周波回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01110794A (ja) |
-
1987
- 1987-10-23 JP JP62268562A patent/JPH01110794A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002510188A (ja) | 一体パッケージになっておりサージ保護とともに差動コモンモードフィルターをする対になった多層誘電体独立受動部品アーキテクチャー | |
| JPH06260364A (ja) | チップ部品 | |
| JP2001023849A (ja) | コンデンサを備える回路および配線基板 | |
| JPH05335866A (ja) | 高周波フィルタ | |
| JPH05167374A (ja) | 高周波フィルタ | |
| JPS62139395A (ja) | 多機能回路基板 | |
| JPH01110794A (ja) | 高周波回路装置 | |
| JPS62189707A (ja) | 積層インダクタ | |
| JPH01110795A (ja) | 高周波回路装置 | |
| JP3031957B2 (ja) | ノイズ・フイルタ | |
| JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
| JP2000114906A (ja) | ローパスフィルタ | |
| JP2795032B2 (ja) | 多層薄膜配線基板 | |
| JP2978553B2 (ja) | コンデンサブロック | |
| US6881895B1 (en) | Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate | |
| JPS62142395A (ja) | 多機能回路基板 | |
| JP2576687Y2 (ja) | 積層集積部品の実装構造 | |
| JPS63126295A (ja) | 高周波回路基板 | |
| JPS63308999A (ja) | 高周波用回路基板 | |
| JPS62176112A (ja) | 高周波コイル | |
| JPH03208391A (ja) | 混成集積回路部品の構造 | |
| JPH0648954Y2 (ja) | 電磁フィルタ複合部品 | |
| JPH02217012A (ja) | 面実装用ノイズフィルタ | |
| JPH0922831A (ja) | 積層複合電子部品 | |
| JPH03191592A (ja) | 混成集積回路の組立構造 |