JPH01112770A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01112770A JPH01112770A JP62269258A JP26925887A JPH01112770A JP H01112770 A JPH01112770 A JP H01112770A JP 62269258 A JP62269258 A JP 62269258A JP 26925887 A JP26925887 A JP 26925887A JP H01112770 A JPH01112770 A JP H01112770A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- exposed
- etching
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
この発明は半導体装置の製造方法にかかり、特にベース
領域とエミッタ領域を制御性良く自己整合的に形成する
高性能のバイポーラトランジスタの製造方法に関する。
領域とエミッタ領域を制御性良く自己整合的に形成する
高性能のバイポーラトランジスタの製造方法に関する。
(従来の技術)
高性能バイポーラトランジスタ装置は、g子計算機、光
通信、各種アナログ回路等の様々な応用分野で要求され
る。最近ベース領域とエミッタ領域の自己整合技術がい
くつか提案され、試作されたバイポーラトランジスタの
遮断周波数は30GHzに達しようとしている。(例え
ば、■IEEE Trans。
通信、各種アナログ回路等の様々な応用分野で要求され
る。最近ベース領域とエミッタ領域の自己整合技術がい
くつか提案され、試作されたバイポーラトランジスタの
遮断周波数は30GHzに達しようとしている。(例え
ば、■IEEE Trans。
on Electron Device、 vol、
HD−33,No、4. Apr。
HD−33,No、4. Apr。
1986、 p、 526.■特開昭58−7862号
公報、■IEDM’86.1986. p、 420)
、以下に代表的な従来技術を説明し、その問題点を明
らかにする6第3図(a)〜(d)は従来例の製造工程
を工程順に示すいずれも断面図である。P型シリコン基
板101にn十型埋め込み層102を介してn型エピタ
キシャル層103を形成したウェーハを用いている。こ
のウェーハの素子分離領域にはチャネル・ストッパとな
るp型1104が形成され、また選択酸化による酸化膜
105が形成される。二のウェーハの素子領域表面に薄
い熱酸化膜106を形成した後、全面に耐酸化性マスク
となる窒化膜(Si2N3膜)107を堆積し、続いて
第一の多結晶シリコン膜108を堆積する。この第一の
多結晶シリコン膜108のうち素子分離領域上の不要な
部分は熱酸化により酸化膜109に変える。次いで、第
一の多結晶シリコンv4108にボロンをイオン注入し
て添加し、ホトエツチングによりエミッタ形成領域上の
第一の多結晶シリコン膜108をエツチングして開口を
設ける。(第3図(a))。
公報、■IEDM’86.1986. p、 420)
、以下に代表的な従来技術を説明し、その問題点を明
らかにする6第3図(a)〜(d)は従来例の製造工程
を工程順に示すいずれも断面図である。P型シリコン基
板101にn十型埋め込み層102を介してn型エピタ
キシャル層103を形成したウェーハを用いている。こ
のウェーハの素子分離領域にはチャネル・ストッパとな
るp型1104が形成され、また選択酸化による酸化膜
105が形成される。二のウェーハの素子領域表面に薄
い熱酸化膜106を形成した後、全面に耐酸化性マスク
となる窒化膜(Si2N3膜)107を堆積し、続いて
第一の多結晶シリコン膜108を堆積する。この第一の
多結晶シリコン膜108のうち素子分離領域上の不要な
部分は熱酸化により酸化膜109に変える。次いで、第
一の多結晶シリコンv4108にボロンをイオン注入し
て添加し、ホトエツチングによりエミッタ形成領域上の
第一の多結晶シリコン膜108をエツチングして開口を
設ける。(第3図(a))。
その後、酸化性雰囲気中で熱処理して多結晶シリコン膜
108の表面に酸化膜110を形成し、この酸化膜11
0をマスクとして開口部の窒化膜107を加熱リン酸水
溶液でエツチング除去する。そして露出した酸化膜10
6をNH4F水溶液で除去してウェーハ面を露出させる
。このとき開口部の窒化膜107のエツチングを意図的
にオーバー・エツチングすることによって、オーバーハ
ング部111を形成し、第一の多結晶シリコン膜108
の一部を露出させる(第3図(b))。
108の表面に酸化膜110を形成し、この酸化膜11
0をマスクとして開口部の窒化膜107を加熱リン酸水
溶液でエツチング除去する。そして露出した酸化膜10
6をNH4F水溶液で除去してウェーハ面を露出させる
。このとき開口部の窒化膜107のエツチングを意図的
にオーバー・エツチングすることによって、オーバーハ
ング部111を形成し、第一の多結晶シリコン膜108
の一部を露出させる(第3図(b))。
次いで第二の多結晶シリコン膜112を全面に堆積して
オーバーハング部111の下の空洞部も埋め込み、その
後第二の多結晶シリコン膜をエツチングして酸化膜10
6および開口部のウェーハ面を露出させる(第3図(c
)) 。
オーバーハング部111の下の空洞部も埋め込み、その
後第二の多結晶シリコン膜をエツチングして酸化膜10
6および開口部のウェーハ面を露出させる(第3図(c
)) 。
続いて露出させたウェーハ表面および多結晶シリコン膜
の側面に熱酸化による酸化膜113を形成するにのとき
第一の多結晶シリコン膜108に予めドープしておいた
ボロンを、前記オーバーハング部111の第二の多結晶
シリコン膜112を介してウェーハに拡散させ、p型の
外部ベースJim 114を形成する。この後、ボロン
のイオン注入によりp型の内部ベースl 115を形成
する。次いで、 CVD絶縁膜116と第三の多結晶シ
リコン膜117を堆積し、反応性イオンエツチングによ
りこれらをエツチングして開口部側壁にのみこれらを残
し、第三の多結晶シリコン膜117をマスクとして開口
部のウェーハ表面の酸化膜を除去する。そして高濃度に
砒素をイオン注入した第四の多結晶シリコン膜118を
堆積し、熱処理により砒素を拡散させてn型エミッター
層119を形成して完成する(第3図(d))。
の側面に熱酸化による酸化膜113を形成するにのとき
第一の多結晶シリコン膜108に予めドープしておいた
ボロンを、前記オーバーハング部111の第二の多結晶
シリコン膜112を介してウェーハに拡散させ、p型の
外部ベースJim 114を形成する。この後、ボロン
のイオン注入によりp型の内部ベースl 115を形成
する。次いで、 CVD絶縁膜116と第三の多結晶シ
リコン膜117を堆積し、反応性イオンエツチングによ
りこれらをエツチングして開口部側壁にのみこれらを残
し、第三の多結晶シリコン膜117をマスクとして開口
部のウェーハ表面の酸化膜を除去する。そして高濃度に
砒素をイオン注入した第四の多結晶シリコン膜118を
堆積し、熱処理により砒素を拡散させてn型エミッター
層119を形成して完成する(第3図(d))。
第一、第二の多結晶シリコン膜108.112はベース
電極として用いられ、第四の多結晶シリコン膜118は
エミッタ電極として用いられる。
電極として用いられ、第四の多結晶シリコン膜118は
エミッタ電極として用いられる。
取上の従来の方法によると、ベースとエミッタが自己整
合で形成され、しかもエミッタ拡散窓から幅0.35μ
mという微細構造が可能になる。これにより、高速動作
可能なバイポーラトランジスタが得られる。しかしなが
らこの方法では、第3図(b)に示したオーバーハング
の大きさを制御することが藩しいという壁点がある。取
上のようにこのオーバーハング形成の工程は、加熱リン
酸水溶液により窒化膜をエツチングする工程であるが。
合で形成され、しかもエミッタ拡散窓から幅0.35μ
mという微細構造が可能になる。これにより、高速動作
可能なバイポーラトランジスタが得られる。しかしなが
らこの方法では、第3図(b)に示したオーバーハング
の大きさを制御することが藩しいという壁点がある。取
上のようにこのオーバーハング形成の工程は、加熱リン
酸水溶液により窒化膜をエツチングする工程であるが。
温度、リン酸濃度、撹拌状態等の制御が難かしい。
このため、ウェーハ間およびウェーハ内でオーバーハン
グの大きさにばらつきが生じ、素子特性のばらつきの原
因と、なる。
グの大きさにばらつきが生じ、素子特性のばらつきの原
因と、なる。
(発明が解決しようとする問題点)
取上の如く、従来の高性能バイポーラトランジスタの製
造方法では構造寸法をきめるオーバーエツチングが加熱
リン酸水溶液によるエツチング量に依存していた。この
加熱リン酸水溶液によるエツチングは、そのエツチング
レートが温度によって大きく変わり、また、濃度によっ
て変化するため、オーバーエツチングによってエツチン
グの大きさを制御することは再現性において極めて困難
である。このため、安定に高速性能を発揮するバイポー
ラトランジスタが得られないという重大な問題があった
。
造方法では構造寸法をきめるオーバーエツチングが加熱
リン酸水溶液によるエツチング量に依存していた。この
加熱リン酸水溶液によるエツチングは、そのエツチング
レートが温度によって大きく変わり、また、濃度によっ
て変化するため、オーバーエツチングによってエツチン
グの大きさを制御することは再現性において極めて困難
である。このため、安定に高速性能を発揮するバイポー
ラトランジスタが得られないという重大な問題があった
。
この発明は上に述べた従来の問題点に鑑み、改良された
バイポーラトランジスタが得られる半導体装置の製造方
法を提供することを目的としている。
バイポーラトランジスタが得られる半導体装置の製造方
法を提供することを目的としている。
(問題点を解決するための手段)
この発明にかかる半導体装置の製造方法は、素子分離領
域によって分離された第一導電型のコレクタ層を有する
半導体基板上に第一の絶縁膜、耐酸化性絶縁膜、第二の
絶縁膜、第一の導体膜を順次積層して被着する工程と、
前記第一の導体膜に第二の導電型不純物原子を高濃度に
添加しエミッタ領域形成予定域の前記第一の導体膜を第
二の絶縁膜が露出するまで除去し開口部を形成する工程
と、前記開口部の第二の絶縁膜を除去し前記耐酸化性絶
縁膜を露出させる工程と、前記第一の導体膜の露出部を
第三の絶縁膜に変える工程と、前記第三の絶縁膜をマス
クに露出した前記耐酸化性絶縁膜を第一の絶縁膜が露出
するまでエツチング除去したのちさらにベース領域形成
予定域にオーバーエツチングして第一の導体膜とその下
に残置している第二の絶縁膜の下方に空洞を形成する工
程と、露出した第一の絶縁膜を半導体基板が露出するま
でエツチング除去すると同時に前記空洞上部に露出した
第二の絶縁膜を第一の導体膜が露出するまでエツチング
除去する工程と、前記空洞内にベース電極の一部となる
第二の導体膜を選択的に埋め込む工程と、前記開口部に
露出した半導体基板、および第二の導体膜の側壁部に熱
酸化膜を形成すると同時に、前記第一の導体膜に予め添
加された第二の導電型不純物原子を前記コレクタ層に拡
散させ第二導電型の外部ベース層を形成する工程と、前
記半導体基板の開口部における露出部に第二導電型の不
純物原子を添加して第二導電型の内部ベース層を形成す
る工程と、前記内部ベース層が形成された開口部に半導
体基板を露出させここにエミッタ電極の一部となる第三
の導体膜を被着する工程と、前記第三の導体膜を介して
不純物原子を半導体基板に拡散させて第一導電型のエミ
ッタ層を形成する工程を含むものであり、また、耐酸化
性絶縁膜のエツチング除去を、第一の絶縁膜および第二
の絶縁膜をマスクにして反応性プラズマエツチングによ
り施すことを特徴とする。
域によって分離された第一導電型のコレクタ層を有する
半導体基板上に第一の絶縁膜、耐酸化性絶縁膜、第二の
絶縁膜、第一の導体膜を順次積層して被着する工程と、
前記第一の導体膜に第二の導電型不純物原子を高濃度に
添加しエミッタ領域形成予定域の前記第一の導体膜を第
二の絶縁膜が露出するまで除去し開口部を形成する工程
と、前記開口部の第二の絶縁膜を除去し前記耐酸化性絶
縁膜を露出させる工程と、前記第一の導体膜の露出部を
第三の絶縁膜に変える工程と、前記第三の絶縁膜をマス
クに露出した前記耐酸化性絶縁膜を第一の絶縁膜が露出
するまでエツチング除去したのちさらにベース領域形成
予定域にオーバーエツチングして第一の導体膜とその下
に残置している第二の絶縁膜の下方に空洞を形成する工
程と、露出した第一の絶縁膜を半導体基板が露出するま
でエツチング除去すると同時に前記空洞上部に露出した
第二の絶縁膜を第一の導体膜が露出するまでエツチング
除去する工程と、前記空洞内にベース電極の一部となる
第二の導体膜を選択的に埋め込む工程と、前記開口部に
露出した半導体基板、および第二の導体膜の側壁部に熱
酸化膜を形成すると同時に、前記第一の導体膜に予め添
加された第二の導電型不純物原子を前記コレクタ層に拡
散させ第二導電型の外部ベース層を形成する工程と、前
記半導体基板の開口部における露出部に第二導電型の不
純物原子を添加して第二導電型の内部ベース層を形成す
る工程と、前記内部ベース層が形成された開口部に半導
体基板を露出させここにエミッタ電極の一部となる第三
の導体膜を被着する工程と、前記第三の導体膜を介して
不純物原子を半導体基板に拡散させて第一導電型のエミ
ッタ層を形成する工程を含むものであり、また、耐酸化
性絶縁膜のエツチング除去を、第一の絶縁膜および第二
の絶縁膜をマスクにして反応性プラズマエツチングによ
り施すことを特徴とする。
(作 用)
この発明は第一の絶縁膜上の耐酸化性絶縁膜と第一の導
体膜間に第二の絶縁膜を設けている。これにより、上記
耐酸化性絶縁膜をサイドエツチングするにあたって、絶
縁膜と耐酸化性絶縁膜の選択性のあるエツチングであれ
ば可能で、反応性プラズマエツチングを用いる事ができ
、従来のような加熱リン酸水溶液を用いる必要がなくな
った。
体膜間に第二の絶縁膜を設けている。これにより、上記
耐酸化性絶縁膜をサイドエツチングするにあたって、絶
縁膜と耐酸化性絶縁膜の選択性のあるエツチングであれ
ば可能で、反応性プラズマエツチングを用いる事ができ
、従来のような加熱リン酸水溶液を用いる必要がなくな
った。
加熱リン酸水溶液による工、ツチングは、エツチングレ
ートが温度によって大きく変わり、水溶液の濃度によっ
ても変化するため、オーバーエツチングの大きさを制御
する事は極めて困雅であったが、本発明によって、加熱
リン酸水溶液によるエツチングを制御性の良い反応性プ
ラズマエツチングに変える事ができる。
ートが温度によって大きく変わり、水溶液の濃度によっ
ても変化するため、オーバーエツチングの大きさを制御
する事は極めて困雅であったが、本発明によって、加熱
リン酸水溶液によるエツチングを制御性の良い反応性プ
ラズマエツチングに変える事ができる。
(実施例)
以下、この発明の一実施例につき図面を参照して説明す
る。
る。
第1図は一実施例のバイポーラトランジスタの製造方法
を工程順に断面図で示す。
を工程順に断面図で示す。
まずバイポーラトランジスタの素子分離としては、p型
シリコン基板にn型の高濃度不純物層2を形成し、さら
にn型の比較的低濃度層(〜1×10”an″′3)の
エピタキシャル層3を気相成長法で形成した後、トレン
チ技術及び選択酸化技術を用いて、素子間分離としてト
レンチ領域4及びベースエミッタ領域とコレクタコンタ
クト部を分離する電極間分離領域に絶縁酸化膜5を形成
する。またn型の高不純物層2はコレクタコンタクトに
接続されており(図示せず)従って低濃度エピタキシャ
ル層から成るエピタキシャル層3はコレクタの一部を形
成している。シリコン基板全面に熱酸化により厚さ50
0人程サイ酸化膜6を形成し、さらにその上にトレンチ
領域及び分離用絶縁膜の領域を含めて全面に耐酸化性絶
縁膜としてシリコン窒化膜7 (Si、N、膜)を10
00人堆積する。さらにその上に、第二の絶縁膜として
CvDシリコン酸化膜8を500人堆積する。次いで、
全面に第一の導体膜として多結晶シリコン[9を厚さ4
000人程度成長させる(第1図(a))。
シリコン基板にn型の高濃度不純物層2を形成し、さら
にn型の比較的低濃度層(〜1×10”an″′3)の
エピタキシャル層3を気相成長法で形成した後、トレン
チ技術及び選択酸化技術を用いて、素子間分離としてト
レンチ領域4及びベースエミッタ領域とコレクタコンタ
クト部を分離する電極間分離領域に絶縁酸化膜5を形成
する。またn型の高不純物層2はコレクタコンタクトに
接続されており(図示せず)従って低濃度エピタキシャ
ル層から成るエピタキシャル層3はコレクタの一部を形
成している。シリコン基板全面に熱酸化により厚さ50
0人程サイ酸化膜6を形成し、さらにその上にトレンチ
領域及び分離用絶縁膜の領域を含めて全面に耐酸化性絶
縁膜としてシリコン窒化膜7 (Si、N、膜)を10
00人堆積する。さらにその上に、第二の絶縁膜として
CvDシリコン酸化膜8を500人堆積する。次いで、
全面に第一の導体膜として多結晶シリコン[9を厚さ4
000人程度成長させる(第1図(a))。
次に、前記多結晶シリコン膜9にボロンを50KeV、
5 X 101scs−”の条件でイオン注入する。
5 X 101scs−”の条件でイオン注入する。
ひき続き後にエミッタ拡散領域に対応していく領域上の
多結晶シリコン膜9を写真蝕刻法及びエツチング法によ
り除去する。その後、下地の第二の酸化膜8も連続して
除去し、第二の酸化膜の下地のシリコン窒化膜7が露出
するまで行なう(第1図(b))。
多結晶シリコン膜9を写真蝕刻法及びエツチング法によ
り除去する。その後、下地の第二の酸化膜8も連続して
除去し、第二の酸化膜の下地のシリコン窒化膜7が露出
するまで行なう(第1図(b))。
その後、900℃ウェット酸化を行ない多結晶シリコン
膜9の上面及び側面に熱酸化膜19.29を4000人
程度形成する。次に、この熱酸化[19,29をマスク
に開口部のシリコン窒化膜7を反応性プラズマエツチン
グにより下地の第一の酸化B’J sが露出するまで除
去する。このエツチングは下地の前記第1の酸化膜6が
露出した後もさらに意図的にオーバーエツチングを行な
い、シリコン窒化膜7を2000人程度サイドエツチン
グし、多結晶シリコン膜9の直下に空洞10を形成する
。その後、露出した第一のシリコン酸化膜6と第二のシ
リコン酸化膜8をN H4’F溶液などでエツチングし
除去する(第1図(c))。
膜9の上面及び側面に熱酸化膜19.29を4000人
程度形成する。次に、この熱酸化[19,29をマスク
に開口部のシリコン窒化膜7を反応性プラズマエツチン
グにより下地の第一の酸化B’J sが露出するまで除
去する。このエツチングは下地の前記第1の酸化膜6が
露出した後もさらに意図的にオーバーエツチングを行な
い、シリコン窒化膜7を2000人程度サイドエツチン
グし、多結晶シリコン膜9の直下に空洞10を形成する
。その後、露出した第一のシリコン酸化膜6と第二のシ
リコン酸化膜8をN H4’F溶液などでエツチングし
除去する(第1図(c))。
次に、第二の導体膜として多結晶シリコン膜11を全面
に3000人被着全2オーパーツ)ング部に露出してい
る多結晶シリコン直下の空洞10(第1図(C))を完
全に埋め込み第二の多結晶シリコン膜を、オーバーハン
グ部の多結晶シリコン膜11を残したまま、酸化膜9及
びシリコン基板の表面が露出するまで反応性プラズマエ
ツチングにより除去する(第1図(d))。
に3000人被着全2オーパーツ)ング部に露出してい
る多結晶シリコン直下の空洞10(第1図(C))を完
全に埋め込み第二の多結晶シリコン膜を、オーバーハン
グ部の多結晶シリコン膜11を残したまま、酸化膜9及
びシリコン基板の表面が露出するまで反応性プラズマエ
ツチングにより除去する(第1図(d))。
次に、露出したシリコン基板の表面と多結晶シリコン膜
11の側壁部にウェット酸化を行し1、膜厚700人の
シリコン酸化[31を形成する。このとき、あらかじめ
第一の電導性材料に添加しておしまたボロンをオーバー
ハング部の多結晶シリコン膜11を通じて下地のシリコ
ン基板に拡散しp型の外部ベース領域12を形成する。
11の側壁部にウェット酸化を行し1、膜厚700人の
シリコン酸化[31を形成する。このとき、あらかじめ
第一の電導性材料に添加しておしまたボロンをオーバー
ハング部の多結晶シリコン膜11を通じて下地のシリコ
ン基板に拡散しp型の外部ベース領域12を形成する。
そしてボロンを20KeV 。
2X10”am’″2の条件でイオン注入を行−?ju
M、p型の内部ベース領域13をシリコン基板に形成す
る。
M、p型の内部ベース領域13をシリコン基板に形成す
る。
つづいて、前記開口部に形成した熱酸化膜19を方向性
エツチングにより除去し、シリコン基板表面を露出させ
、エミッタ開口14を形成する。その後、第三の導体膜
として多結晶シリコン膜15を厚さ2000人程度全面
に被着したのち、砒素を50KeV、 lX1()”a
n−”の条件でイオン注入し、前記開口部を覆うように
第三の導体膜である多結晶シリコン膜15を写真蝕刻法
及びエツチング法にて形成する。
エツチングにより除去し、シリコン基板表面を露出させ
、エミッタ開口14を形成する。その後、第三の導体膜
として多結晶シリコン膜15を厚さ2000人程度全面
に被着したのち、砒素を50KeV、 lX1()”a
n−”の条件でイオン注入し、前記開口部を覆うように
第三の導体膜である多結晶シリコン膜15を写真蝕刻法
及びエツチング法にて形成する。
さらに所望の熱処理を施して、第三の導体膜であるポリ
シリコンに添加した砒素をシリコン基板に拡散して、n
型のエミッタ領域1′6を形成すると同時に、最終的な
外部ベース領域12と内部ベース領域13とを形成する
(第1図(e))。
シリコンに添加した砒素をシリコン基板に拡散して、n
型のエミッタ領域1′6を形成すると同時に、最終的な
外部ベース領域12と内部ベース領域13とを形成する
(第1図(e))。
その後、写真蝕刻法及びエツチング法を用いて第一の多
結晶シリコンにベースコンタクトを形成し、さらにアル
ミニウム電極配線を形成してバイポーラトランジスタを
形成する(図示せず)。
結晶シリコンにベースコンタクトを形成し、さらにアル
ミニウム電極配線を形成してバイポーラトランジスタを
形成する(図示せず)。
上記実施例では、内部ベース層の形成はシリコン窒化膜
7.およびシリコン酸化膜6をエツチング除去し、改め
て薄い熱酸化膜を形成した状態で行なったが、シリコン
窒化膜7を除去した後、或いはシリコン酸化膜6を除去
した後にイオイ注入して形成することもできる。
7.およびシリコン酸化膜6をエツチング除去し、改め
て薄い熱酸化膜を形成した状態で行なったが、シリコン
窒化膜7を除去した後、或いはシリコン酸化膜6を除去
した後にイオイ注入して形成することもできる。
エミッタ耐圧改善等を目的として外部ベース層拡散領域
とエミッタ層拡散領域の大きさの関係を制御したい場合
、またエミッタ接合容量をより小さくするため或いはエ
ミッタ・クラウデイング効果をより小さくするためにエ
ミッタ拡散幅を小さくする場合には次のようにすればよ
い。すなわち、第2図に示すように内部ベース層13を
形成した後、前記開口部の側壁に多結晶シリコン膜17
を選択的に残置させて開口を狭める。この状態は、内部
ベース層13を形成するイオン注入を行なった後、所定
厚みの多結晶シリコン膜を堆積し、これを反応性イオン
二′ツチングにより全面エツチングすることにより得ら
れる。これにより狭いエミッタ拡散用開口部が得られる
。また、開口部側壁に残置する材料に比誘電率の小さい
材料を選択することによりエミッタ・ベース間の寄生容
量を小さくできる。
とエミッタ層拡散領域の大きさの関係を制御したい場合
、またエミッタ接合容量をより小さくするため或いはエ
ミッタ・クラウデイング効果をより小さくするためにエ
ミッタ拡散幅を小さくする場合には次のようにすればよ
い。すなわち、第2図に示すように内部ベース層13を
形成した後、前記開口部の側壁に多結晶シリコン膜17
を選択的に残置させて開口を狭める。この状態は、内部
ベース層13を形成するイオン注入を行なった後、所定
厚みの多結晶シリコン膜を堆積し、これを反応性イオン
二′ツチングにより全面エツチングすることにより得ら
れる。これにより狭いエミッタ拡散用開口部が得られる
。また、開口部側壁に残置する材料に比誘電率の小さい
材料を選択することによりエミッタ・ベース間の寄生容
量を小さくできる。
また、上記実施例では、エミッタ層を第三の導体膜であ
る多結晶シリコン膜からの固相拡散により形成したが、
直接イオン注入により形成することもできる。その場合
、内部ベース層形成の際にイオン注入のバッファ層とし
て用いた250人程サイシリコン酸化膜をそのまま用い
て、この酸化膜を通してエミッタ層形成のイオン注入を
行なってもよいし、この酸化膜を除去してイオン注入を
行なってもよい。また、イオン注入の加速電圧を調整し
て、エミッタ形成用の第三の導体膜なる多結晶シリコン
膜を通してイオン注入を行なってもよい。
る多結晶シリコン膜からの固相拡散により形成したが、
直接イオン注入により形成することもできる。その場合
、内部ベース層形成の際にイオン注入のバッファ層とし
て用いた250人程サイシリコン酸化膜をそのまま用い
て、この酸化膜を通してエミッタ層形成のイオン注入を
行なってもよいし、この酸化膜を除去してイオン注入を
行なってもよい。また、イオン注入の加速電圧を調整し
て、エミッタ形成用の第三の導体膜なる多結晶シリコン
膜を通してイオン注入を行なってもよい。
以上の実施例では、第一ないし第三の導体膜として全て
多結晶シリコン膜を用いた。これらは不純物の同相拡散
源として用いるのでなければ、他の材料を用いることが
できる。但し上記実施例の構造では、第1および第2の
導体膜は熱酸化により表面に熱酸化膜が形成できるもの
であることが必要で、例えばモリブデン・シリサイド、
タングステン・シリサイドなどの高融点金属シリサイド
が有用である。
多結晶シリコン膜を用いた。これらは不純物の同相拡散
源として用いるのでなければ、他の材料を用いることが
できる。但し上記実施例の構造では、第1および第2の
導体膜は熱酸化により表面に熱酸化膜が形成できるもの
であることが必要で、例えばモリブデン・シリサイド、
タングステン・シリサイドなどの高融点金属シリサイド
が有用である。
その池水発明はその趣旨を逸脱しない範囲で種々変形し
て実施することができる。
て実施することができる。
以上述べたように本発明によれば、外部ベース領域を形
成する為に耐酸化性絶縁膜をサイドエツチングしてオー
バーハング部を形成するとき、従来のような加熱りん酸
処理というきわめて制御性。
成する為に耐酸化性絶縁膜をサイドエツチングしてオー
バーハング部を形成するとき、従来のような加熱りん酸
処理というきわめて制御性。
再現性の悪い工程によらず反応性プラズマエツチングと
いう容易かつ精密に制御することができる工程を用いる
ことが可能になった。従って接合耐圧や遮断周波数等の
諸特性に優れ、またこれらの特性のばらつきが少ない高
性能のバイポーラトランジスタが得られる。
いう容易かつ精密に制御することができる工程を用いる
ことが可能になった。従って接合耐圧や遮断周波数等の
諸特性に優れ、またこれらの特性のばらつきが少ない高
性能のバイポーラトランジスタが得られる。
第1図(a)〜(e)はこの発明にかかる一実施例のバ
イポーラトランジスタの製造工程を工程順に示すいずれ
も断面図、第2図は別の実施例のエミッタ領域の開口部
の形成工程を説明するための断面図、第3図(a)〜(
d)は従来例のバイポーラトランジスタの製造工程を工
程順に示すいずれも断面図である。 1・・・p型シリコン基板 2・・・n十型埋め込み層 3・・・n型エピタキシャル層(コレクタ層)4.5・
・・トレンチ領域、絶縁酸化膜(分離用シリコン酸化膜
) 6、・・・シリコン酸化膜(第1の絶縁膜)7・・・シ
リコン窒化膜(耐酸化性絶縁膜)8・・・CvD・シリ
コン酸化膜(第2の絶縁膜)9・・・多結晶シリコン膜
(第1の導体膜)19、29・・・熱酸化膜(第三の絶
縁膜)10・・・空洞(オーバーハング部) 11・・・多結晶シリコン膜(第二の導体膜)31、4
1・・・シリコン酸化膜(熱酸化膜)12、22・・・
外部ベース領域 13・・・内部ベース領域 15・・・多結晶シリコン収(第三の導体膜)16・・
・エミッタ領域 代理人 弁理士 井 上 −男 (αλ 7: シリコン!4乙[’7:;’r、’リンリコン
ル笑第 1 図 C’%ql) /’/:(上面の)メ拵17’l笈イ乙ル勇 2f:
(#’1山の2徊占釘6月旋第 1 図 (モΦ
2) 第 1 図 (子f)3) 。 17; 多礁青晶シリコンル匙 @2図 稟 3 図 (篭め1ン c″f、) /10: sit、月’1 m: オー
バーバンク°’47s第 3 図 (キめ2ン //9 //、!; //lt−第3図(ンΦ
j)
イポーラトランジスタの製造工程を工程順に示すいずれ
も断面図、第2図は別の実施例のエミッタ領域の開口部
の形成工程を説明するための断面図、第3図(a)〜(
d)は従来例のバイポーラトランジスタの製造工程を工
程順に示すいずれも断面図である。 1・・・p型シリコン基板 2・・・n十型埋め込み層 3・・・n型エピタキシャル層(コレクタ層)4.5・
・・トレンチ領域、絶縁酸化膜(分離用シリコン酸化膜
) 6、・・・シリコン酸化膜(第1の絶縁膜)7・・・シ
リコン窒化膜(耐酸化性絶縁膜)8・・・CvD・シリ
コン酸化膜(第2の絶縁膜)9・・・多結晶シリコン膜
(第1の導体膜)19、29・・・熱酸化膜(第三の絶
縁膜)10・・・空洞(オーバーハング部) 11・・・多結晶シリコン膜(第二の導体膜)31、4
1・・・シリコン酸化膜(熱酸化膜)12、22・・・
外部ベース領域 13・・・内部ベース領域 15・・・多結晶シリコン収(第三の導体膜)16・・
・エミッタ領域 代理人 弁理士 井 上 −男 (αλ 7: シリコン!4乙[’7:;’r、’リンリコン
ル笑第 1 図 C’%ql) /’/:(上面の)メ拵17’l笈イ乙ル勇 2f:
(#’1山の2徊占釘6月旋第 1 図 (モΦ
2) 第 1 図 (子f)3) 。 17; 多礁青晶シリコンル匙 @2図 稟 3 図 (篭め1ン c″f、) /10: sit、月’1 m: オー
バーバンク°’47s第 3 図 (キめ2ン //9 //、!; //lt−第3図(ンΦ
j)
Claims (2)
- (1)素子分離領域によって分離された第一導電型のコ
レクタ層を有する半導体基板上に第一の絶縁膜、耐酸化
性絶縁膜、第二の絶縁膜、第一の導体膜を順次積層して
被着する工程と、前記第一の導体膜に第二の導電型不純
物原子を高濃度に添加しエミッタ領域形成予定域の前記
第一の導体膜を第二の絶縁膜が露出するまで除去し開口
部を形成する工程と、前記開口部の第二の絶縁膜を除去
し前記耐酸化性絶縁膜を露出させる工程と、前記第一の
導体膜の露出部を第三の絶縁膜に変える工程と、前記第
三の絶縁膜をマスクに露出した前記耐酸化性絶縁膜を第
一の絶縁膜が露出するまでエッチング除去したのちさら
にベース領域形成予定域にオーバーエッチングして第一
の導体膜とその下に残置している第二の絶縁膜の下方に
空洞を形成する工程と、露出した第一の絶縁膜を半導体
基板が露出するまでエッチング除去すると同時に前記空
洞上部に露出した第二の絶縁膜を第一の導体膜が露出す
るまでエッチング除去する工程と、前記空洞内にベース
電極の一部となる第二の導体膜を選択的に埋め込む工程
と、前記開口部に露出した半導体基板、および第二の導
体膜の側壁部に熱酸化膜を形成すると同時に、前記第一
の導体膜に予め添加された第二の導電型不純物原子を前
記コレクタ層に拡散させ第二導電型の外部ベース層を形
成する工程と、前記半導体基板の開口部における露出部
に第二導電型の不純物原子を添加して第二導電型の内部
ベース層を形成する工程と、前記内部ベース層が形成さ
れた開口部に半導体基板を露出させここにエミッタ電極
の一部となる第三の導体膜を被着する工程と、前記第三
の導体膜を介して不純物原子を半導体基板に拡散させて
第一導電型のエミッタ層を形成する工程を含む半導体装
置の製造方法。 - (2)耐酸化性絶縁膜のエッチング除去を、第一の絶縁
膜および第二の絶縁膜をマスクにして反応性プラズマエ
ッチングにより施すことを特徴とする特許請求の範囲第
1項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62269258A JPH01112770A (ja) | 1987-10-27 | 1987-10-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62269258A JPH01112770A (ja) | 1987-10-27 | 1987-10-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01112770A true JPH01112770A (ja) | 1989-05-01 |
Family
ID=17469848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62269258A Pending JPH01112770A (ja) | 1987-10-27 | 1987-10-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01112770A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129318A (ja) * | 1991-09-30 | 1993-05-25 | Samsung Electron Co Ltd | バイポーラトランジスタの製造方法 |
| JP2007306025A (ja) * | 2000-08-03 | 2007-11-22 | Agere Systems Guardian Corp | エミッタ−ベーススペーサ領域中に低k材料を有するバイポーラトランジスタの作製方法 |
-
1987
- 1987-10-27 JP JP62269258A patent/JPH01112770A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129318A (ja) * | 1991-09-30 | 1993-05-25 | Samsung Electron Co Ltd | バイポーラトランジスタの製造方法 |
| JP2007306025A (ja) * | 2000-08-03 | 2007-11-22 | Agere Systems Guardian Corp | エミッタ−ベーススペーサ領域中に低k材料を有するバイポーラトランジスタの作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4978629A (en) | Method of making a metal-oxide-semiconductor device having shallow source and drain diffused regions | |
| US4839305A (en) | Method of making single polysilicon self-aligned transistor | |
| US4590666A (en) | Method for producing a bipolar transistor having a reduced base region | |
| JP2629644B2 (ja) | 半導体装置の製造方法 | |
| JP2581652B2 (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| US5071780A (en) | Reverse self-aligned transistor integrated circuit | |
| JPH01112770A (ja) | 半導体装置の製造方法 | |
| JPH06177377A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JP2622047B2 (ja) | 半導体デバイスおよびその製造方法 | |
| JPH02153534A (ja) | 半導体装置の製造方法 | |
| JPH03163832A (ja) | 半導体装置 | |
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| JP2842075B2 (ja) | 半導体装置の製造方法 | |
| KR950008251B1 (ko) | Psa 바이폴라 소자의 제조방법 | |
| JPH01155660A (ja) | 半導体装置の製造方法 | |
| JP3609906B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS62141768A (ja) | 半導体装置およびその製造方法 | |
| JP2677258B2 (ja) | 半導体装置およびその製造方法 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JP3142303B2 (ja) | 高速バイポーラトランジスタの製造方法 | |
| JP2674568B2 (ja) | 半導体装置の製造方法 | |
| JPH11289082A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH02304931A (ja) | 半導体装置及びその製造方法 | |
| JPH04208534A (ja) | 半導体装置の製造方法 |