JPH01113692A

JPH01113692A - 人員検出装置

Info

Publication number: JPH01113692A
Application number: JP62271268A
Authority: JP
Inventors: Masanori Sugiyama; 杉山　昌典; Takayoshi Masutani; 増谷　孝好; Takao Shirai; 白井　隆生
Original assignee: Aisin Seiki Co Ltd; Toyota Motor Corp
Current assignee: Toyota Motor Corp; Aisin Corp
Priority date: 1987-10-27
Filing date: 1987-10-27
Publication date: 1989-05-02
Anticipated expiration: 2012-10-08
Also published as: JP2661693B2; US4887024A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［ａ業上の利用分野］本発明は人員の有無を検出する人員検出装置に関し、特
に人員を収容する空間を介して対向する少くとも一対の
電極間の静電容量の変化を検出する手段を備えた人員検
出装置に係る。

［従来の技術］例えば車両においては、人員が乗車したときに自動的に
作動するシートベルト装置、人員が降車したときに自動
的に閉作動するパワーウィンドあるいはオートロック装
置等々、車両内の人員の有無あるいは人員の体の一部の
介在の有無（以下、単に人員の有無という）に応じた制
御が要求される。そこで、人員の有無を検出する手段が
必要となり、例えば特開昭６２−９１８８２号公報及び
特開昭６２−１３８７８０号公報に記載のようにシート
に設けた導電体と車両ボデーを電極として、この電極間
の人員を収容する車室空間とでコンデンサを形成し、人
員の有無による静電容量の変化を検出する装置が提案さ
れている。そして、信号処理手段の−として後者の公報
には上記コンデンサを外付けとした発振器を設け、発振
周波数がコンデンサの容量変化に応じて変動することを
利用して人員の有無を検出する技術が開示されている。

即ち、第７図に示したように構成されており、人員がシ
ートに着座して人員検出用コンデンサｃｒＲが増大する
と発振器の出力周波数が低くなり、カウンタの出力デー
タがデジタルコンパレータにより参照値と比較され、参
照値以下であるとｒ人員有」を示す信号“ｏ　”を出力
するというものである。

［発明が解決しようとする問題点］然し乍ら、上記の従来技術においては、所謂自励発振で
あるため、カウンタに入力するパルス信号に電極等を介
してノイズ信号が加わっても区別することが出来ず人員
検出装置が誤作動するおそれがある。例えば、人員検出
用コンデンサの電極を介して１０ＫＨｚのノイズが加わ
るとカウンタでｌ０ＫＨ２がカウントされ、参照値が５
ＫＨｚから１５ＫＨｚの範囲で「人員有」と設定したも
のであるとすると、コンパレータから「人員有」の信号
を出力してしまうことになる。従ってこのような連続的
なノイズ信号等を排除する手段を講する必要があるが、
上記の如き自動発振によるものにおいては極めて困難で
ある。

そこで、本発明は確実に人員の有無を検出すると共に、
ノイズ信号を弁別し得るようにすることを目的とする。

［問題点を解決するための手段］前述の問題点を解決し、上記目的を達成するため本発明
は次の構成を採用したものである。

即ち、本発明は人員を収容する空間を介して少くとも一
対の検出手段を備えている。この検出手段としては、例
えば第１図に示した検出手段１のように、車両のボデー
１５とシート１６との間の車室空間１８に対し、ボデー
１５とシート１６に設けた電極１７を含み得る。そして
、所定の周波数のパルス信号を出力する発振手段３と、
この発振手段３が出力したパルス信号を検出手段１の静
電容量に応じて遅延し遅延パルス信号を出力する遅延手
段２と、この遅延手段２が出力した遅延パルス信号を入
力し発振手段３の出力パルス信号を基準に検出手段１の
静電容量の変化をデユーティ比に変換するデユーティ比
変換手段４と、このデユーティ比変換手段４の出力を少
くとも人員の有無を判別する基準値と比較して比較結果
を出力する比較手段５と、この比較手段５の出力信号を
人力し少くとも人員の有無を判定して判定結果を出力す
る出力手段８とを備えたものである。

又、上記比較手段５には発振手段３の出力パルス信号を
人力すると共にデユーティ比変換手段４のデユーティ比
を表す信号を発振手段３の出力パルス信号と同周波数の
基準パルス信号と同期させこの基準パルス信号とデユー
ティ比を表す信号の周期の一致不一致を比較する一致比
較手段６と、デユーティ比を人員の有無を判別する基準
値と大小比較する大小比較手段７を含み得る。

［作用］以上の構成になる本発明によれば、人員１９の有無に応
じて検出手段１の静電容量が変化する。

この時、発振手段３が出力した所定の周波数のパルス信
号は検出手段１の静電容量の変化に応じで遅延され、遅
延手段２からは遅延パルス信号が出力される。これらの
両パルス信号は互いに同期しており、三信号の一方が他
方に対し遅延した関係にある。そして、この遅延パルス
信号がデユーティ比変換手段４に入力され発振手段３の
出力パルス信号を基準にデユーティ比に変換され、デユ
ーティ比が計測される。

そして、このデユーティ比が比較手段５により人員の有
無を判別する基準値と比較され、出力手段８により比較
手段５の出力信号に基づき人員の有無が判定され、判定
結果が出力される。

而して、例えばボデー１５を介して遅延パルス信号にノ
イズ信号が加わフたとしても、上記両パルス信号は同期
しているので、これらに対し非同期となるノイズ信号は
容易に識別される。

［実施例］第２図は本発明の人員検出装置の一実施例を示すブロッ
ク図で、検出手段１は第１図に示した車両のボデー１５
とシート１６に設けた電極１７と、両者間の空間で形成
されるコンデンサＣ８から成り、このコンデンサＣＸ及
びこれに接続された抵抗器Ｒ，，Ｒ２によフて積分回路
２１が形成され遅延手段２を構成する。

発振手段３は水晶振動子３１９発振回路３２及び分周回
路３３を含み、４８０　Ｋ　Ｈｚの水晶振動子３１と例
えばＣＭＯＳインバータの発振回路３２によって形成さ
れる安定した発振周波数の出力が例えば１４段の分周機
能を備えた分周回路３３により必要な周波数のパルス信
号に分周される。この内、８段の分周及び９段の分周出
力、即ち１／２８及び１／２９分周のパルス信号が夫々
−数比較手段６及びデユーティ比変換手段４に出力され
ている。又、両者には発振回路３２の出力パルス信号が
システムクロックパルスとして供給されている。そして
、１１段の分周出力、即ち１／２＋１分周のパルス信号
がリングカウンタ９に出力されている。

リングカウンタ９は本実施例の人員検出装置の制御手段
でありシーケンス発生回路を構成する。

リングカウンタ９は上記分周回路３３の１／２目分周パ
ルス信号に応じて以下のＱｏ乃至Ｑ６の信号をシーケン
シャルに出力する。

リングカウンタ９の出力信号Ｑ０はオアゲート１２を介
してカウンタ４２，４４及び４５のリセット端子ＲＩに
入力されている。又、リングカウンタ９の出力信号Ｑ１
はカウンタ４２のカウントイネーブル端子ＥＩに人力さ
れており、出力信号Ｑ、はラッチ回路７４のクロック端
子ＣＬＫに入力されている。更に、リングカウンタ９の
出力信号Ｑｓ　、Ｑａ及びＱ８は出力手段８に接続され
ている。故に、リングカウンタ９が出力信号Ｑ０を出力
するとカウンタ４２，４４及び４５がリセットされる。

又、リングカウンタ９が出力信号Ｑ１を出力すると、カ
ウンタ４２がカウントを開始する。更に、リングカウン
タ９が出力信号Ｑ７を出力すると、ラッチ回路７４がカ
ウンタ４５のカウント結果をラッチする。尚、第２図中
においてオアゲート１２の出力信号をＲＳＴＯとして示
した。

リセット回路１０は電源１１が入ったとき、リングカウ
ンタ９及び分周回路３３のばか各回路をリセットしく第
２図中Ｒ３Ｔで示す）、或はオアゲート１２を介して各
カウンタをリセット（ＲＳＴＯ）して初期化を行なうも
のであり、入力バッファ（図示せず）を備えている。

デユーティ比変換手段４は一致回路４１．４ビツトのカ
ウンタ４２、ノアゲート４３．４ビツトのカウンタ４４
及び８ビツトのカウンタ４５で構成されている。一致回
路４１は排他的論理和回路（ＥＸ−ＯＲ）の反転出力と
したもので、一致回路４１によって遅延手段４の遅延時
間がデユーティ比に変換される。即ち、分周回路３３か
らの１／２９分周パルス信号が一致回路４１の一方の入
力端子に出力されると共に、積分回路２１に出力され１
、コンデンサＣＸの容量変化に応じて遅延時間が変動す
る遅延パルス信号となり一致回路４１の他方の入力端子
に入力し、デユーティ比を表す信号の反転した信号（遅
延部分がＬ（低）レベル）が出力される。

ノアゲート４３はカウンタ４２の出力信号（カウンタ４
２のキャリー信号）及び一致回路４１の出力信号を制御
入力とするゲート回路を構成している。それ故に、ノア
ゲート４３は、発振回路３２のクロックパルス（４８０
ＫＨｚ）を、カウンタ４２が１／２’分周パルス信号を
３２パルスカウントする間、一致回路４１の出力信号の
デユーティ比に応じたパルス数だけ通過させる。

ノアゲート４３の出力信号はカウンタ４４に人力される
。そして、ノアゲート４３の出力信号のパルス数は、カ
ウンタ４４，４５によってカウントされる。カウンタ４
４．４５によってカウントされたパルス数は、大小比較
手段７へ出力される。ここで、注意すべきことは、大小
比較手段７と接続されているのはカウンタ４５のみであ
り、カウンタ４４が大小比較手段７と接続されていない
ことである。カウンタ４４が大小比較手段７に接糸充さ
れていないことにより、ノアゲート４３が出力した全パ
ルス数の１／３２が大小比較手段７へ出力されることに
なる。

即ち、大小比較手段７へは、ノアゲート４３が出力した
全出力パルス数の平均値が出力されることになる。ここ
で、カウンタ４５がオーバーフローした場合には、オー
バーフロー信号ＯＦＬ　（カウンタ４５のキャリー信号
）が出力手段８に送られるようになっている。出力手段
８はカウンタ４５からオーバーフロー信号ＯＦＬが人力
されるとエラー信号ＥＲＲを発生するように構成されて
いる。

一致回路４１の出力信号は一致比較手段６を構成するパ
ルス弁別回路６０にも出力される。

以下、第３図及び第４図に基きパルス弁別回路６０及び
これに関連する回路を詳述する。

パルス弁別回路６０は２段のＤフリップフロップ８１．
６２とノアゲート６３とＪＫフリップフロップ６４を備
えている。２段のＤフリップフロップ６１．６２の各々
のクロック端子Ｃには発振回路３２のクロックパルス（
４８０ＫＨ２）が人力し両者の同期がとられている。

Ｄフリップフロップ６１のＱｆｉＭ子の出力信号はＤフ
リップフロップ６２のＤＪ子に入力すると共にノアゲー
ト６３の一方の端子に人力し、他方の端子にはＤフリッ
プフロップ６２の◇端子の出力信号が入力する。ノアゲ
ート６３の出力信号はＪＫフリップフロップ６４のクロ
ック端子Ｃにクロックパルス入力として取り込まれる。

これらのＤフリップフロップ６１，６２、及びＪＫフリ
ップフロップ６４の各リセット端子Ｒはリセット回路１
０に接続されている。ＪＫフリップフロップ６４のＪ端
子は一致回路４１の反転出力端子に接続され、Ｋ端子は
接地されＬレベルとされている。

２段のＴフリップフロップ３３ａ、３３ｂは分周回路３
３の一部を構成するもので、Ｔフリップフロップ３３ａ
が１／２６分周パルス信号をＱ端子から出力し、Ｔフリ
ップフロップ３１のΦ端子がＴフリップフロップ３３ｂ
のＴ端子に接続されＴフリップフロップ３３ｂのＱ端子
から１／２９分周パルス信号を積分回路２１に出力する
ものである。尚、各リセット端子Ｒはリセット回路１０
と接続され、Ｔフリップフロップ３１のＱ端子がＤフリ
ップフロップ６１のＤ端子に接続されている。

上記第３図の回路の作動を、第４図に示した各部の信号
の波形図を参照して説明する。第４図の（ａ）乃至（ｉ
）は第３図の回路中の■乃至■の各点の波形を示す。

先ず、電源１１がオンされるとリセット回路１０のリセ
ット信号によりＴフリップフロップ３１．３２、Ｄフリ
ップフロップ６１．６２及びＪＫフリップフロップ６４
の全てがリセットされ初期状態となり、何れのＱ、◇端
子もＬレベルにある。

分周回路３３にて１／２７分周パルス信号（約４ＫＨｚ
）がＴフリップフロップ３１のＴ端子に入力すると同パ
ルス信号の立上りで反転し１／２分周されてＱ端子から
第４図（ａ）の信号（約２ＫＨ，）が出力しＤフリップ
フロップ６１のＤ端子に送られる。Ｑ端子からは反転し
た出力信号が出力されＴフリップフロップ３２のＴＩ子
に入力し、同出力信号の立上りで反転し更に１／２分周
されてＱ＠子から（ｂ）の信号（約Ｉ　ＫＨｚ　）が出
力し、これが積分回路２１を経て遅延部分が形成された
（Ｃ）の信号となる。この（、Ｃ）の信号はＴフリップ
フロップ３２の出力信号（ｂ）と共に一致回路４１に入
力しデユーティ比を表す信号（実際には後述するカウン
タ４４でカウントされるデユーティ比、を表す信号の反
転信号）に変換される。即ち、一致回路４１は前述のよ
うに排他的論理和回路（ＥＸ−ＯＲ）の出力を反転させ
て、両人力が一致したときの一致出力をアクティブＨで
出力する一致回路を構成したものである。従って、（Ｃ
）の信号の立上り立下り部でスレショルドレベルに到達
していない部分（遅延部分）がＬレベルとなる（ｄ）の
信号が出力されることとなり、第４図中の１時間がコン
デンサＣＸの値により変動する。即ち、この１時間を計
測すればコンデンサＣＸの変動が検出できることになる
。信号（ｄ）はノアゲート４３を制御し、カウンタ４４
にデユーティ比に対応するクロックパルス数をカウント
させる。

一方、パルス弁別回路６０においては、常時、発振回路
３２のクロックパルス（ｅ）が人力されており、これに
２段のＤフリップフロップ６１゜６２が同期している。

即ち、Ｄフリップフロップ６１のＤ端子に入力した（ａ
）の信号はクロックパルス（ｅ）の立上りでそのままＱ
端子から出力しくｆ）の信号となりノアゲート６３に送
られる。同時に信号（ｆ）は、Ｄフリップフロップ６２
のＤ端子に人力され、（ｆ）の信号がクロックパルス（
ｅ）の立上り毎にそのままＱ端子から出力され、Ｑ端子
からはその反転した信号（ｇ）が出力されノアゲート６
３に送られることになる。

従って、（ｇ）の信号は（ｆ）の信号に比し反転し、且
つ（ｅ）のクロックパルス１周期分遅れたパルス信号と
なっている。そして、これら（ｆ）の信号と（ｇ）の信
号がノアゲート６３に入力することにより（ｅ）のクロ
ックパルス１周期分の信号（ｈ）が出力されることとな
る。この（ｈ）の信号が本発明に言う基準パルス信号に
相当し、ＪＫフリップフロップ６４のクロック端子Ｃに
入力しクロックパルスとして機能する。

一方、ＪＫフリップフロップ６４はに端子がＬレベルに
保持されているためＪ＠子がＨレベルのときＱ端子から
はＨレベルの信号が出力されることになり、Ｊｌ子の信
号がＬレベルであると反転した信号が出力される。従り
て、（ｈ）の信号がＪＫフリップフロップ６４のクロッ
ク端子Ｃに入力されるとき、入力信号たる（ｄ）は通常
は第４図中ｔ７迄のように（ｄ）の信号はＬレベルとな
っている。それ故に、ＪＫフリップフロップ６４のＱ端
子の出力信号（ｉ）はＬレベルとなる。

然し、検出手段１等にノイズが混入すると、例えば１？
乃至ｔ♂の状態のように（ｂ）の信号と（Ｃ）の信号が
同期しなくなり、ｔ６時に（ｈ）の信号がＨレベルとな
ったとき（ｄ）の信号がＨレベルのままとなる。従って
検出手段１等にノイズが混入すると、ＪＫフリップフロ
ップ６４の出力信号（ｉ）がＨレベルに転する。而して
、このＨレベルの出力信号（ｉ）がエラー信号として出
力手段８に送られると、出力端子ＯＵＴの出力は変化す
ることなく従前の出力状態が維持される。

第２図において、大小比較手段７は比較回路７１．７２
，７３、ラッチ回路７４及び加減算回路７５で構成され
ており各回路は論理回路素子、フリップフロップ等の組
合せにより形成される。

比較回路７１及び７２にはカウンタ４５の出力信号が入
力され、夫々基準Ａ及び基準Ｂの各々の設定データと比
較される。比較回路７１は、カウンタ４５の出力データ
が基準Ａの設定データ以上となるとＬレベルの信号を端
子ＰＧＡから出力する。又、比較回路７２は、カウンタ
４５の出力データが基準Ｂの設定データを下回ると端子
ＰＬＢからＬレベルの信号を出力する。比較回路７１゜
７２の出力は、夫々出力手段８へ出力され、出力手段８
にて、夫々、「人員有」、「人員熱」と判定される。こ
の場合において、カウンタ４５の出力データが基準Ａ１
或は基準Ｂと等しい場合には「人員有」　「人員無」の
何れに判定してもよく、大小比較手段７はこのような等
しい場合の処理を排除するものではない。

この基準Ａ及び基準Ｂは前者が「人員無」から「人員有
」と判定されるときの基準値で、後者が「人員有」から
「人員無」と判定されるときの基準値であって、これら
は第５図に示したように実験的に求められる。尚、第５
図において、Ｐはカウンタ４５の出力を示し、Ｒは加減
算回路７５の出力を示してい・る。又、第５図において
はＰとＲの区別を明確にするために、Ｐを連続値で示し
た。然しなから、実際には、Ｐはカウンタ４５によって
量子化された値であるので、Ｒと同様に階段状の変化を
示す。

基準Ａ及び基準Ｂは前述の検出手段１における電極１７
の取付場所等によりコンデンサＣ×の値が異なるため実
験的に種々の基準値を定め、これを基準Ａ、基準Ｂとし
てスイッチ等により８ビツトで比較回路７１．７２に設
定する。尚、基準Ａと基準Ｂは夫々別々に設定される。

この基準値を設定する場合のファクターとしては、検出
対象が人員全体か体の一部か、近接感知とするか接触感
知とするか、ノイズが多いか少ないか等々がある。例え
ば、人員検出装置をパワーウィンドの挟み込み防止装置
に適用する場合には近接感知とするため第５図において
基準Ａ、Ｂを下方に移動させ感度を鋭くし、自動ドアロ
ック装置のようにむしろ接触感知とした方がよい場合に
は基準Ａ、　Ｂを上方に８勤させて感度を鈍くするとい
うように設定される。又、ノイズ対策として基準ＡとＢ
の間隔を広げヒステリシスを大きく設定することとして
もよい。

一方、加減算回路７５にて１サイクル前の検出データと
基準Ｃのデータが加減算され、この演算結果Ｒとカウン
タ４５のカウンタ出力Ｐが比較回路７３によって比較さ
れる。そして、カウンタ出力Ｐが、基準Ｃの値よりも大
となるような変化を示した場合には、カウンタ出力Ｐに
何等かのノイズが取り込まれていると考えられる（第５
図参照）。

そこで、このような場合の対策として第２図に示すよう
にカウンタ４５をラッチ回路７４と接続し、カウンタ４
５の出力データがリングカウンタ９の０７の出力に応じ
てラッチされるようにしている。それ故に次のサイクル
では、加減算回路７５においてラッチ回路７４にラッチ
されたデータに対して基準Ｃにより設定されたデータが
加減算され、その演算結果Ｒとカウンタ出力Ｐとが比較
回路７３にて比較される。そして、比較回路７３からは
両者の大小に応じてＲ＝Ｐのときは端子ＲＥＰから、Ｒ
ＡＰのときは端子ＲＬＰから、モしてＲ＞Ｐのときは端
子ＲＧＰからＨレベルの信号が夫々出力される。

尚、加減算回路７５は加減算端子ＡＳＩに入力される加
減算信号Ａ　Ｄ　Ｄ／Ｓ　Ｕ　Ｂに応じてラッチ回路７
４のデータと基準Ｃとを加算又は減算する回路である。

より具体的には、出力手段８が「人員有」を検出してい
る時にはラッチ回路７４のデータと基準Ｃを加算し、出
力手段８が「人員無」を検出している場合にはラッチ回
路７４のデータから基準Ｃを減算する。

而して、出力手段８において、演算結果Ｒとカウンタ出
力Ｐとの差の絶対値が基準Ｃより小さければ基準Ａ、Ｂ
との比較結果は有効とされ、基準Ｃより大であるときは
ノイズと判断され、出力手段８の出力状態が変更されな
いよう処理される。

尚、基準Ｃのデータは４ビツトでスイッチ等により設定
されている。又、端子ＣＲＹからは演算結果がオーバー
フローした場合にオーバーフロー信号（キャリー信号）
が出力される。

出力手段８は、第６図にその詳細回路を示したように、
判定回路８２、出力ゲート回路８３及び出力タイミング
回路８４を備える判定出力回路８０とエラー判定回路８
１で構成されている。

判定回路８２は比較回路７３の端子ＲＥＰ。

ＲＬＰ及びＲＧＰと比較回路７１及び７２の端子ＰＧＡ
及びＰＬＢに接続され、アンドゲート８２１．８２２及
びノアゲート８２３，８２４．８２５で構成されている
。

出力ゲート回路８３のＪＫフリップフロップ８３１のζ
端子と比較回路７３の端子ＲＬＰがアンドゲート８２１
の入力端子に接続され、ζ端子と端子ＲＧＰがアンドゲ
ート８２２の入力端子に接続されている。これらアンド
ゲート８２１，８２２の出力端子と比較回路７３の端子
ＦＬＥＰがノアゲート８２３の入力端子に接続され、そ
の反転出力端子がノアゲート８２４，８２５の入力端子
に接続されている。

又、比較回路７１の端子ＰＧＡがノアゲート８２４の入
力端子に接続され、比較回路７２の端子ＰＬＢがノアゲ
ート８２５の入力端子に接続されている。そして、ノア
ゲート８２４の反転出力端子がＪＫフリップフロップ８
３１のＪ端子に、ノアゲート８２５の反転出力端子がＪ
Ｋフリップフロップのに端子に接続されている。

出力ゲート回路８３はＪＫフリップフロップ８３１を備
えている。ＪＫフリップフロップ８３１は、Ｊ端子がノ
アゲート８２４、Ｋ端子がノアゲート８２５の反転出力
端子に夫々接続されている。又、リセット端子Ｒはリセ
ット回路１０に接続されており、セット端子Ｓは接地さ
れている。

そして、ζ端子はバッファアンプ８３３を介し出力端子
ＯＵＴに、ζ端子はインバータ８３２を介して加減算回
路７５の加減算端子ＡＳＩに接続されている。

出力タイミング回路８４はＪＫフリップフロップ８３１
に対してクロック人力を与える回路で、ＲＳフリップフ
ロップ８４１、アンドゲート８４２、及びオアゲート８
４３を備えている。ＲＳフリップフロップ８４１とアン
ドゲート８４２は第１ゲート回路を構成し、電源１１が
投入された後リングカウンタ９の第１周期が経過するま
で（即ち、Ｑ♂が人力されるまで）、ＪＫフリップフロ
ップ８３１のクロック入力を遮断する。又、オアゲート
８４３は第２ゲート回路を構成゛し、パルス弁別回路６
０の端子ＩＬＧにエラー出力が発生している場合、又は
、エラー判定回路８１がエラーを検出している場合（詳
しくは後述する）にＪＫフリップフロップ８３１のクロ
ック入力を遮断する。即ち、出力タイミング回路８４は
、■電源１１が投入された後リングカウンタ９の第１周
期が経過するまでの間（この期間にはラッチ回路７４に
カウンタ４５の出力がラッチされていないので、判定回
路８２が正しい判定を行えない）、■パルス弁別回路６
０の端子ＩＬＧにエラー出力が発生している場合、及び
、■エラー判定回路８１がエラーを検出している場合に
は、ＪＫフリップフロップ８３１のクロック入力を遮断
し、ＪＫフリップフロップ８３１の出力端子の状態を従
前の状態に維持する。尚、ＲＳフリップフロップ８４１
のリセット端子Ｒはリセット回路１０に接続されている
。

ＪＫフリップフロップ８３１には、判定回路８２の判定
出力が入力されている。ＪＫフリップフロップ８３１は
判定回路８２の判定出力を、出力タイミング回路８４を
介して入力された信号ＱＢのタイミングでラッチし、出
力端子ＯＵＴに判定出力を発生する。

エラー判定回路８１はＪＫフリップフロップ８３１のζ
端子出力と加減算回路７５の端子ＣＲＹのキャリー出力
を入力とする排他的論理和回路８１１を有し加減算回路
７５のキャリー出力とＪＫフリップフロップ８３１のζ
端子出力が不一致のときＨレベルを出力する。

Ｄフリップフロップ８１２は、カウンタ４５の端子ＯＦ
Ｌからセット端子Ｓにオーバーフロー出力があるとセッ
トされ、且つ排他的論理和回路８１１のＨレベル出力が
あるとＱ、出力のクロック端子ＣＬＫへの人力タイミン
グにより、エラー信号ＥＲＲを出力する。このときＤフ
リップフロップ８１２のζ端子からノアゲート８４３に
Ｈレベル信号を出力されるので、ＪＫフリップフロップ
８３１のクロック入力がカットされ出力端子ＯＵＴの出
力が従前の状態に維持される。尚、Ｄフリップフロップ
８１２のリセット端子Ｒはリセット回路１０に接続され
ている。

以下、出力手段８の作動を第２図、第５図及び第６図を
参照して説明する。

先ず、第５図に示す「人員無」から「人員有」の状態と
なって、検出出力「人員有」が出力される場合を説明す
る。第６図において、「人員無」の状態においては、Ｊ
Ｋフリップフロップ８３１のＱ端子出力がＬレベルで、
Φ端子出力がＨレベルであるので加減算端子ＡＳＩへの
加減算信号Ａ　Ｄ　Ｄ／Ｓ　Ｕ　ＢはＬレベルの加算信
号となっている。従って、加減算回路７５は加算回路と
して動作し、ラッチ回路７４でラッチされたデータに基
準Ｃが加算され、その演算結果Ｒが比較回路７３にてカ
ウンタ４５のカウンタ出力Ｐと比較される。演算結果Ｒ
がカウンタ出力Ｐより大であれば（Ｒ＞Ｐ）比較回路７
３の端子ＲＧＰからＨレベルが出力される。この時、Ｊ
Ｋフリップフロップ８３１のＱ端子出力がＨレベルであ
ることから、アンドゲート８２２の出力がＨレベルとな
る。従って、ノアゲート８２３の反転出力端子の出力は
Ｌレベルとなる。尚、演算結果Ｒとカウンタ出力Ｐが等
しい場合には（Ｒ＝Ｐ）、比較回路７３の端子ＲＥＰか
らＨレベルが出力され、演算結果Ｒがカウンタ出力Ｐよ
り大である場合と同様に作動する。

この状態で、比較回路７１の端子ＰＧＡのＬレベル出力
（カウンタ出力Ｐが第５図の基準Ａを越えた場合の出力
）があると、ノアデー８８２４０反転出力端子がＨレベ
ルとなりＪＫフリップフロップ８３１のＪ端子に入力さ
れる。一方、ノアゲート８２５は端子ＰＬＢの出力がＨ
レベルにあるために端子に対してＬレベル出力となって
いる。

従って、クロック端子ＣＬＫへの出力タイミング回路８
４からの入力信号に応じてＱ端子からＨレベル信号が出
力され、「人員有」を示す検出出力が出力端子ＯＵＴか
ら出力される。出力端子ＯＵＴの検出出力が「人員有」
を示すようになると、加減算端子ＡＳＩにＨレベルの減
算信号が出力されて加減算回路７５は、減算回路として
動作し、ラッチ回路７４でラッチされたデータから基準
Ｃが減算され、演算結果Ｒが比較回路７３にてカウンタ
出力Ｐと比較される。演算結果Ｒがカウンタ出力Ｐを下
回れば（ＲＡＰ）、端子ＲＬＰからＨレベル信号が出力
される。このときＪＫフリップフロップ８３１のＱ端子
出力がＨレベルであるため、アンドゲート８２１の出力
はＨレベルとなる。この時、ノアゲート８２３にＬレベ
ル信号が出力され、ノアゲート８２４の出力はＨレベル
に維持される。

ここで、比較回路７３にて上述の減算処理にもかかわら
ず演算結果Ｒがカウンタ出力Ｐより大のままであると、
カウンタ出力Ｐが基準Ｃの設定値を越えた変動をしてい
ることになる。この場合には、端子ＲＧＰからＨレベル
信号が、又、端子ＲＬＰからＬレベル信号が出力される
ことになるのでアンドゲート８２１．８２２は何れもＬ
レベル出力となる。又、端子ＲＥＰもＬレベルであるの
で、ノアゲート８２３はＨレベル出力となり、ＪＫフリ
ップフロップ８３１のＪ端子、に端子共にＬレベル入力
となる。従って、クロック端子ＣＬＫの入力があっても
ＪＫフリップフロップ８３１は従前の出力状態に維持さ
れる。

以上のように、カウンタ出力Ｐが基準Ｃを越える変化を
した場合にはノイズとして処理され、出力状態に変更が
生じないようにされる。

次に、第５図に示す「人員有」から１人員無」の状態と
なる場合について説明する。「人員有」のときはＪＫフ
リップフロップ８３１のＱ１子のＨレベル出力がアンド
ゲート８２１に入力されている。又、加減算端子ＡＳＩ
への出力もＨレベルであるため加減算回路７５において
ラッチ回路７４でラッチされたデータから基準Ｃのデー
タが減算される。これにより、演算結果Ｒがカウンタ出
力Ｐを下回り（ＲＡＰ）、端子ＲＬＰからＨレベル信号
が出力される。

従って、アンドゲート８２１がＨレベル出力となり、ノ
アゲート８２３がＬレベル出力となる。

そして比較回路７２の端子ＰＬＢのＬレベル出力がある
と、ノアゲート８２５がＨレベル出力となり、ＪＫフリ
ップフロップ８３１のに端子に入力される。一方、端子
ＰＧＡからの入力がＨレベルであるためノアゲート８２
４がＬレベルとなり、ＪＫフリップフロップ８３１のＪ
端子はＬレベル入力となる。而して、出力タイミング回
路８４の出力信号がＪＫフリップフロップ８３１のクロ
ック端子ＣＬＫに人力されることによりＱ端子出力がＬ
レベルとなり、「人員無」を示す検出出力が出力端子Ｏ
ＵＴから出力される。これにより加減算端子ＡＳＩにＬ
レベルの加算信号が供給され、加減算回路７５でラッチ
データに基準Ｃが加算される。この演算結果Ｒがカウン
タ出力Ｐと比較され、これを越えていると端子ＲＧＰの
出力がＨレベルとなる。従って、アンドゲート８２２の
出力がＨレベルとなり、ＪＫフリップフロップ８３１の
に端子人力はＨレベルに維持される。

比較回路７３において、上述の加算処理にもかかわらず
演算結果Ｒがカウンタ出力Ｐより小のままであると、カ
ウンタ出力Ｐが基準Ｃを越えた変動をしたことになる。

この場合には、端子ＲＬＰからＨレベル信号が、又、端
子ＲＧＰからＬレベル信号が出力されるため、アンドゲ
ート８２１゜８２２の出力がＬレベルとなり、端子ＲＥ
ＰもＬレベルであるので、ノアゲート８２３はＨレベル
出力となる。従って、ＪＫフリップフロップ８３１のＪ
端子、に端子の入力は何れもＬレベルとなる。このため
、ＪＫフリップフロップ８３１はクロック端子ＣＬＫの
入力があっても従前の出力状態に維持される。

以上の構成になる実施例の作動を説明すると、第２図に
おいて、各回路はリングカウンタ９によりシーケンシャ
ルに作動制御される。

先ず、電源１１が投入されるとリセット回路１０が作動
しリングカウンタ９、分周回路３３、カウンタ４２，４
４，４５、パルス弁別回路６０、比較回路７１，７２，
７３、ラッチ回路７４、及び加減算回路７５がリセット
され初期化される。そして、リングカウンタ９が作動し
、第１ステツプでカウンタ４２，４４．４５をリセット
し、第２ステツプでカウンタ４２を起動し３２パルスの
カウントを開始しノアゲート４３のゲートを開く。この
間、１／２９分周パルス信号が積分回路２１及び一致回
路４１に送られ、一致回路４１にてコンデンサＣｘの値
に応じた遅延パルス信号との一致がとられデユーティ比
を表す信号に変換され、ノアゲート４３に出力されると
共にパルス弁別回路６０に送られる。ノアゲート４３に
は発振回路３２の出力クロックパルス（４８０ＫＨ２）
が入力しており、前述のカウンタ４２によりゲートが開
かれている間、前記デユーティ比を表す信号の反転信号
のＨレベルに同期するクロックパルスがカウンタ４４に
出力される。即ち、コンデンサＣｘの値に応じて変動す
るデユーティ比に対応するクロックパルス数がカウンタ
４４゜４５で計測される。

一方、一致回路４１の出力信号はパルス弁別回路６０に
も送られ、前述の第３図の作動説明で詳述したように、
積分回路２１の出力信号にノイズが含まれているとパル
ス弁別回路６０の端子ＩＬＧからＨレベルの信号が出力
手段８に出力される。

カウンタ４５の出力データは比較回路７１゜−７２に送
られ、基準Ａ及びＢの設定データと大小比較され、夫々
大又は小を表す信号が端子ＰＧＡ又は端子ＰＬＢから出
力手段８に出力される。

又、比較回路７３及びラッチ回路７４にも前記出力デー
タが送られるが、この時点ではラッチ回路７４はリセッ
トされた初期状態のままであり、リングカウンタ９の第
７ステツプで初めてデータが取り込まれることとなる。

即ち、第１サイクルでは比較回路７３からは正しい比較
結果が出力されない。このため、第１サイクルの第８ス
テツプでは出力ゲートがオフされている。尚、第２サイ
クル以降ではカウンタ４５の出力データの前回サイクル
分がラッチ回路７４にラッチされており、加減算回路７
５にてこの値に基準Ｃのデータが加減算されカウンタ４
５の出力データとの比較結果が出力手段８に出力される
。

リングカウンタ９の第２ステツプ乃至第４ステツプにお
いては上述のカウンタ４２が３２パルスカウント中であ
りこの間上述の作動が行なわれている。第５ステツプに
て、カウンタ４５のオーバーフローと判定されたときに
は端子ＥＲＲからエラーを示す信号が出力され次の第６
ステツプの作勅は行なわれず、次のサイクルに進む。

そして、第６ステツプでは、Ｑａ比出力より第２サイク
ル以降では前述のように比較回路７１゜７２及び７３の
出力が判定される。即ち、演算結果Ｒとカウンタ出力Ｐ
との差が基準Ｃの範囲内であることを条件に、基準Ａよ
り大を表す信号を人力すると「人員有」と判定され、基
準Ｂより小を表す信号を入力すると「人員無」と判定さ
れる。

尚、出力手段８にパルス弁別回路６０の端子ＩＬＧから
Ｈレベルのエラー信号が出力されると出力端子ＯＵＴの
出力は従前の状態に維持される。

そして、第７゛ステツプではカウンタ４５の出力データ
をラッチ回路７４にラッチし次回のサイクルでの演算に
備え、第８ステツプは第１サイクル時は前述のように出
力ゲートをオフとし第２サイクル以降はオンとしている
。

以上、本発明の一実施例を説明したが、本発明はこれに
限定されるものではなく、例えばマイクロコンピュータ
を用いることとしてもよい。

［発明の効果］以上のように本発明によれば、所定の周波数のパルス信
号と検出手段の静電容量変化に応じて遅延した遅延パル
ス信号との間でデユーティ比をとって所定値と比較する
ことにより人員の有無を検出することとしているので、
デユーティ比と基準値を比較するに当り同則している上
記両パルス信号に対し非同期となるノイズ信号は容易に
識別用　　′来、従ってこのようなノイズ信号を弁別し
た上で比較することが出来、人員の有無を正確に検出出
来るという効果が得られる。

【図面の簡単な説明】

第１図は本発明の構成を示す機能ブロック図、第２図は
本発明の人員検出装置の一実施例を示すブロック図、第３図は同、パルス弁別回路を含む部分回路図、第４図
は第３図の回路の動作を説明するための各部の信号波形
図、第５図は本発明の一実施例における比較手段の動作を説
明するための特性図、第６因は本発明の一実施例の出力手段の回路図、第７図
は従来の人員検出装置のブロック図である。１・・・検出手段、２・・・遅延手段。３・・・発振手段、　　　４・・・デユーティ比変換手
段。５・・・比較手段、　　　　　６・・・−数比較手段。７・・・大小比較手段、　　８・・・出力手段。９・・・リングカウンタ、１０・・・リセット回路。１１・・・電源、　　　　　１２・・・ＯＲ回路。１５・・・ボデー、　　　　１６・・・シート。１７・・・電極、　　　　　１８・・・車室空間。１９・・・人員、　　　　　２１・・・積分回路。３１・・・水晶振動子、　３２・・・発振回路。３３・・・分周回路、　　　４１・・・一致回路。４２・・・カウンタ、　　　４３・・・ノアゲート。４４・・・カウンタ、　　　４５・・・カウンタ。６０・・・パルス弁別回路。６１・・・Ｄフリップフロップ。６２・・・Ｄフリップフロップ。６３・・・ノアゲート。６４・・−ＪＫフリップフロップ。７１・・・比較回路、　　７２・・・比較回路。７３・・・比較回路、　　７４・・・ラッチ回路。７５・・・加減算回路、　　８０・・・判定出力回路。８１・・・エラー判定回路。８２・・・判定回路。８３・・・出力ゲート回路。８４・・・出力タイミング回路特許出願人　アイシン精機株式会社トヨタ自動車株式会社

Claims

【特許請求の範囲】

（１）人員を収容する空間を介して配設された少くとも
一対の電極を有する検出手段を備えた人員検出装置にお
いて、所定の周波数のパルス信号を出力する発振手段と
、該発振手段が出力したパルス信号を前記検出手段の静
電容量に応じて遅延した遅延パルス信号を出力する遅延
手段と、該遅延手段が出力した遅延パルス信号を入力し
前記発振手段の出力パルス信号を基準に前記検出手段の
静電容量の変化をデューティ比に変換するデューティ比
変換手段と、該デューティ比変換手段の出力を少くとも
前記人員の有無を判別する基準値と比較して比較結果を
出力する比較手段と、該比較手段の出力信号を入力し少
くとも人員の有無を判定して判定結果を出力する出力手
段とを備えたことを特徴とする人員検出装置。
（２）前記比較手段が、前記発振手段の出力パルス信号
を入力すると共に前記デューティ比変換手段のデューテ
ィ比を表す信号を前記発振手段の出力パルス信号と同周
波数の基準パルス信号と同期させ該基準パルス信号と前
記デューティ比を表す信号の周期の一致不一致を比較す
る一致比較手段と、前記デューティ比を前記人員の有無
を判別する基準値と大小比較する大小比較手段とから成
ることを特徴とする特許請求の範囲第１項記載の人員検
出装置。
（３）前記デューティ比変換手段が、前記発振手段の出
力パルス信号と前記遅延手段の出力遅延パルス信号とを
入力信号とする一致回路と、該一致回路に接続したカウ
ンタとから成ることを特徴とする特許請求の範囲第１項
又は第２項記載の人員検出装置。
（４）前記一致回路を排他的論理和回路素子で構成した
ことを特徴とする特許請求の範囲第３項記載の人員検出
装置。
（５）前記カウンタが所定の制御サイクルに従って計測
作動するものであって、制御サイクル毎に所定期間ゲー
トを開放するゲート回路を備えたことを特徴とする特許
請求の範囲第３項記載の人員検出装置。