JPH01113876A - 画像入力装置 - Google Patents
画像入力装置Info
- Publication number
- JPH01113876A JPH01113876A JP27236087A JP27236087A JPH01113876A JP H01113876 A JPH01113876 A JP H01113876A JP 27236087 A JP27236087 A JP 27236087A JP 27236087 A JP27236087 A JP 27236087A JP H01113876 A JPH01113876 A JP H01113876A
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- memory
- output
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、パーソナルコンピュータやワードプロセッサ
の周辺人力装置として近年普及の一途をたどる画像入力
装置、いわゆる、イメージスキャナに関する。
の周辺人力装置として近年普及の一途をたどる画像入力
装置、いわゆる、イメージスキャナに関する。
〈従来技術〉
近年、撮像管に代わる固体撮像素子、例えば、CODリ
ニアイメージセンサ等を用いた画像入力装置をパーソナ
ルコンピュータに使用して文書等を入力して電子ファイ
ル化したり、あるいは、画像を六カしてパーソナルコン
ピュータ上で作成したテキストと混在させたドキュメン
トファイルを作成する事などが容易となってきた。また
、撮像素子自体の高感度化に伴い、読み取り長さのワイ
ド化や高速化が進んでおり、2000画素以上のチップ
を1ライン配列した素子が5〜10n+ s eC/ラ
インで駆動可能となってきている。
ニアイメージセンサ等を用いた画像入力装置をパーソナ
ルコンピュータに使用して文書等を入力して電子ファイ
ル化したり、あるいは、画像を六カしてパーソナルコン
ピュータ上で作成したテキストと混在させたドキュメン
トファイルを作成する事などが容易となってきた。また
、撮像素子自体の高感度化に伴い、読み取り長さのワイ
ド化や高速化が進んでおり、2000画素以上のチップ
を1ライン配列した素子が5〜10n+ s eC/ラ
インで駆動可能となってきている。
第5図は、このような従来例の画像入力装置からパーソ
ナルコンピュータ12の一110スロットまでの構成を
示すブロック図である。
ナルコンピュータ12の一110スロットまでの構成を
示すブロック図である。
同図において、■はイメージセンサ、2は発振器3から
のクロックに基づいて、各種のドライブ信号を発生する
ドライブ信号発生回路、4は画像入力装置の走査に応じ
てスリット窓の形成された円盤が横切ることによりエン
コーダパルスを出力するホトインタラプタ、11は原稿
などを読み取る場合に、°押し続けて操作されるスイッ
チ、6はドライブ信号発生回路2からのクロックに応じ
てイメージセンサlのシリアル出力をパラレル変換する
シリアル/パラレル変換器、7は波形整形回路5からの
エンコーダパルスをドライブ信号発生回路2からのスタ
ートパルスに同期させるためのDフリップフロップ、8
はシリアル/パラレル変換器6の出力が与えられる第1
バツフア、9はDフリップフロップ7の出力、スタート
パルス、クロックおよびスイッチ11の操作に対応する
スイッチ信号が与えられる第2バツフア、IOはアドレ
スデコーダである。
のクロックに基づいて、各種のドライブ信号を発生する
ドライブ信号発生回路、4は画像入力装置の走査に応じ
てスリット窓の形成された円盤が横切ることによりエン
コーダパルスを出力するホトインタラプタ、11は原稿
などを読み取る場合に、°押し続けて操作されるスイッ
チ、6はドライブ信号発生回路2からのクロックに応じ
てイメージセンサlのシリアル出力をパラレル変換する
シリアル/パラレル変換器、7は波形整形回路5からの
エンコーダパルスをドライブ信号発生回路2からのスタ
ートパルスに同期させるためのDフリップフロップ、8
はシリアル/パラレル変換器6の出力が与えられる第1
バツフア、9はDフリップフロップ7の出力、スタート
パルス、クロックおよびスイッチ11の操作に対応する
スイッチ信号が与えられる第2バツフア、IOはアドレ
スデコーダである。
第4図は、各部の信号の波形図であり、(A)はイメー
ジセンサ1の1ラインの出力データの構成図、(B)は
ドライブ信号発生回路2から出力されるスタートパルス
、(C)はドライブ信号発生回路2から出力されるクロ
ック、(D)はイメージセンサIの出力データをそれぞ
れ示している。
ジセンサ1の1ラインの出力データの構成図、(B)は
ドライブ信号発生回路2から出力されるスタートパルス
、(C)はドライブ信号発生回路2から出力されるクロ
ック、(D)はイメージセンサIの出力データをそれぞ
れ示している。
一般に、イメージセンサでは、第4図(A)に示される
ように、そのlラインには、萌後にダミーデータおよび
無効データが存在し、その間に有効データが存在してい
る。スタートパルスは、第4図(B)に示されるように
、!ライン周期のパルスであり、また、クロックは、画
素数に応じた数が1ライン中に含まれており、例えば、
ダミー分16個、有効分512個、無効分200個とす
ると、1ライン中のクロック数は、728個となる。こ
れらのスタ−トパルスおよびクロックに同期してイメー
ジセンサlから被写体の原稿に応じて「1」または「0
」のデータが第4図(D)に示されるように出力される
。
ように、そのlラインには、萌後にダミーデータおよび
無効データが存在し、その間に有効データが存在してい
る。スタートパルスは、第4図(B)に示されるように
、!ライン周期のパルスであり、また、クロックは、画
素数に応じた数が1ライン中に含まれており、例えば、
ダミー分16個、有効分512個、無効分200個とす
ると、1ライン中のクロック数は、728個となる。こ
れらのスタ−トパルスおよびクロックに同期してイメー
ジセンサlから被写体の原稿に応じて「1」または「0
」のデータが第4図(D)に示されるように出力される
。
次に、この従来例の動作を説明する。
先ず、イメージセンサlのデータ出力は、スタートパル
スの1周期の期間、シリアル/パラレル変換器6により
パラレルデータに変換され、第1バツフア8に与えられ
、パーソナルコンピュータ12がリードする際に、アド
レスデコーダIOの出力により第1バツフア8がイネー
ブル状態とされ、データバスにデータが送出される。こ
のリードする期間の前の条件として、エンコーダパルス
、スタートパルスおよびクロックの状態と、スイッチ1
1が押されているか否かの状態とが、第2バヅフア9に
入力されており、アドレスデコーダIOの出力によりこ
の第2バヅフア9がイネーブル状態とされ、データバス
にデータが送出される。
スの1周期の期間、シリアル/パラレル変換器6により
パラレルデータに変換され、第1バツフア8に与えられ
、パーソナルコンピュータ12がリードする際に、アド
レスデコーダIOの出力により第1バツフア8がイネー
ブル状態とされ、データバスにデータが送出される。こ
のリードする期間の前の条件として、エンコーダパルス
、スタートパルスおよびクロックの状態と、スイッチ1
1が押されているか否かの状態とが、第2バヅフア9に
入力されており、アドレスデコーダIOの出力によりこ
の第2バヅフア9がイネーブル状態とされ、データバス
にデータが送出される。
なお、Dフリップフロップ7で、エンコーダパルスとス
タートパルスとの同期をとるのは、パーソナルコンピュ
ータ12側での誤動作を少なくするためのものであるが
、エンコーダパルスの周期がスタートパルスに対して十
分に長い場合には、このDフリップフロップ7は、不要
である。
タートパルスとの同期をとるのは、パーソナルコンピュ
ータ12側での誤動作を少なくするためのものであるが
、エンコーダパルスの周期がスタートパルスに対して十
分に長い場合には、このDフリップフロップ7は、不要
である。
第6図は、上記動作説明のためのフローチャートである
。スイッチ11がオンされているか、スタートパルスが
到来したかを検出し、エンコーダパルスが前の状態と変
わったか否か、すなわち、ハイレベルからローレベルあ
るいはローレベルからハイレベルに変化したかを第2バ
ツフア9の出力で判断する。
。スイッチ11がオンされているか、スタートパルスが
到来したかを検出し、エンコーダパルスが前の状態と変
わったか否か、すなわち、ハイレベルからローレベルあ
るいはローレベルからハイレベルに変化したかを第2バ
ツフア9の出力で判断する。
次に、この条件の成立後、クロック8発分をカウントす
る毎に、データ(1バイト)をリードしていく。つまり
、シリアル/パラレル変換器6によって1バイト分のデ
ータが揃った後である。ここでは、バイト単位でデータ
をリードしているが、16ビツトパーソナルコンピユー
タのワード転送を使用けるときには、16ビツト単位で
行うなど任意である。この例では、lラインが728個
であるから728/8=91回繰り返してlライン分終
了し、再び元のルーチンに戻る。1画面の終了は、例え
ば、表示画面を形成するメモリが512ラインであれば
、512で終了するし、または、途中でスイッチ11を
オフしたことを検出して終了してもよい。
る毎に、データ(1バイト)をリードしていく。つまり
、シリアル/パラレル変換器6によって1バイト分のデ
ータが揃った後である。ここでは、バイト単位でデータ
をリードしているが、16ビツトパーソナルコンピユー
タのワード転送を使用けるときには、16ビツト単位で
行うなど任意である。この例では、lラインが728個
であるから728/8=91回繰り返してlライン分終
了し、再び元のルーチンに戻る。1画面の終了は、例え
ば、表示画面を形成するメモリが512ラインであれば
、512で終了するし、または、途中でスイッチ11を
オフしたことを検出して終了してもよい。
このような従来例の画像入力装置では、パーソナルコン
ピュータ12がデータをリードするのに許される期間は
、クロック8発分の期間であり、この期間にリードし終
わらないと、次のクロックをカウントできず、表示が右
側に間延びしたり、途中できれた表示となってしまう。
ピュータ12がデータをリードするのに許される期間は
、クロック8発分の期間であり、この期間にリードし終
わらないと、次のクロックをカウントできず、表示が右
側に間延びしたり、途中できれた表示となってしまう。
例えば、このクロックが3μsecであったとすると、
3X8=24μsecとなり、コンピュータとしては、
相当高速であることが要求される。
3X8=24μsecとなり、コンピュータとしては、
相当高速であることが要求される。
クロック3μsecというと、上述の従来例では、1ラ
インとしては、3x728=2184=;2゜2m5e
cとなり、2m s e c /ラインクラスの高速性
能のイメージセンサとなるが、現状でも存在しており、
パーソナルコンピュータの処理能力が問題となってくる
。
インとしては、3x728=2184=;2゜2m5e
cとなり、2m s e c /ラインクラスの高速性
能のイメージセンサとなるが、現状でも存在しており、
パーソナルコンピュータの処理能力が問題となってくる
。
また、パーソナルコンピュータI2は、クロックのカウ
ントやスタートパルスの検出等のソフト処理の負担が大
きく、例えば、データのリード時に、キーボードか操作
されるなどの割り込み処理があった場合には、誤動作と
なるからほとんどすべての割り込みルーチンを禁止して
スキャナのデータ処理を行なわねばならないという難点
がある。
ントやスタートパルスの検出等のソフト処理の負担が大
きく、例えば、データのリード時に、キーボードか操作
されるなどの割り込み処理があった場合には、誤動作と
なるからほとんどすべての割り込みルーチンを禁止して
スキャナのデータ処理を行なわねばならないという難点
がある。
〈発明の目的〉
本発明は、上述の点に鑑みて為されたものであって、パ
ーソナルコンピュータの性能に拘わらず適用できる画像
入力装置を提供することを目的とする。
ーソナルコンピュータの性能に拘わらず適用できる画像
入力装置を提供することを目的とする。
〈発明の構成〉
本発明では、上述の目的を達成するために、イメージセ
ンナで読み取、ったイメージをコンピュータ等に入力す
る画像入力装置において、前記イメージセンサの出力デ
ータが、書き込みあるいは読み出されるメモリと、切換
信号に応答して前記イメージセンサのクロックを書き込
みクロックとして、また、前記コンピュータ等のクロッ
クを読み出しクロックとしてそれぞれ切換出力する切換
回路と、前記書き込みクロックを計数するカウント手°
段と、スタートパルスおよび前記カウント手段の出力に
基づいて、書き込み、読み出しの切換えのための前記切
換信号を出力する切換信号出力回路とを備え、前記切換
信号に基づいて、イメージセンサからの出力データを前
記書き込みクロックに′応じて前記メモリに書き込み、
該メモリのデータを前記読み出しクロックに応じて読み
出して前記コンピュータ等に送出するようにしている。
ンナで読み取、ったイメージをコンピュータ等に入力す
る画像入力装置において、前記イメージセンサの出力デ
ータが、書き込みあるいは読み出されるメモリと、切換
信号に応答して前記イメージセンサのクロックを書き込
みクロックとして、また、前記コンピュータ等のクロッ
クを読み出しクロックとしてそれぞれ切換出力する切換
回路と、前記書き込みクロックを計数するカウント手°
段と、スタートパルスおよび前記カウント手段の出力に
基づいて、書き込み、読み出しの切換えのための前記切
換信号を出力する切換信号出力回路とを備え、前記切換
信号に基づいて、イメージセンサからの出力データを前
記書き込みクロックに′応じて前記メモリに書き込み、
該メモリのデータを前記読み出しクロックに応じて読み
出して前記コンピュータ等に送出するようにしている。
上記構成によれば、イメージセンサの出力データを、イ
メージセンサのクロックでメモリに書き込み、読み出し
時には、コンピュータ等のクロックで随時にリードする
ことができることになり、ソフト処理が軽減され、コン
ピュータのアクセスタイムに、システム全体が依存する
ことなく、処理が可能となる。さらに、前記メモリへの
書き込み、読み出しの切換を1ラインの期間の内の有効
データと無効データとの期間で切換えて行うことにより
、画像入力装置の性能を最大限に発揮させることができ
、高速の画像入力装置となる。
メージセンサのクロックでメモリに書き込み、読み出し
時には、コンピュータ等のクロックで随時にリードする
ことができることになり、ソフト処理が軽減され、コン
ピュータのアクセスタイムに、システム全体が依存する
ことなく、処理が可能となる。さらに、前記メモリへの
書き込み、読み出しの切換を1ラインの期間の内の有効
データと無効データとの期間で切換えて行うことにより
、画像入力装置の性能を最大限に発揮させることができ
、高速の画像入力装置となる。
〈実施例〉
以下、図面によって本発明の実施例について詳細に説明
する。第1図は、本発明の一実施例のブロック図であり
、第2図は各部の信号波形図である。なお、第1図にお
いて、第5図の従来例に対応する部分には、同一の参照
符を付す。
する。第1図は、本発明の一実施例のブロック図であり
、第2図は各部の信号波形図である。なお、第1図にお
いて、第5図の従来例に対応する部分には、同一の参照
符を付す。
第1図において、1はイメージセンサ、2は発振器3か
らのクロックに基づいて、各種のドライブ信号を発生す
るドライブ信号発生回路、4は画像入力装置の走査に応
じてスリット窓の形成された円盤が横切ることによりエ
ンコーダパルスを出力するホトインタラプタ、11は原
稿などを読み取る場合に、押し続けて操作されるスイッ
チ、6は後述のラインメモリ13からのシリアルデータ
をパラレルデータに変換するシリアル/パラレル変換器
、8はシリアル/パラレル変換器6の出力が4幻られる
第1バツフア、10はアドレスデコーダである。
らのクロックに基づいて、各種のドライブ信号を発生す
るドライブ信号発生回路、4は画像入力装置の走査に応
じてスリット窓の形成された円盤が横切ることによりエ
ンコーダパルスを出力するホトインタラプタ、11は原
稿などを読み取る場合に、押し続けて操作されるスイッ
チ、6は後述のラインメモリ13からのシリアルデータ
をパラレルデータに変換するシリアル/パラレル変換器
、8はシリアル/パラレル変換器6の出力が4幻られる
第1バツフア、10はアドレスデコーダである。
かかる構成は、基本的に第5図の従来例と同様であり、
また、第4図に基づいて説明したように、イメージセン
サlの1ラインの出力には、有効データの前後にダミー
データおよび無効データが存在し、上述の従来例と同様
に、ダミー分16([!ff1有効分512個、無効分
200個の1ライン728個より構成される。
また、第4図に基づいて説明したように、イメージセン
サlの1ラインの出力には、有効データの前後にダミー
データおよび無効データが存在し、上述の従来例と同様
に、ダミー分16([!ff1有効分512個、無効分
200個の1ライン728個より構成される。
この実施例の画像入力装置では、イメージセンサlの出
力データが、1ライン分書き込みあるいは読み出される
ラインメモリ13と、切換信号に応答してイメージセン
サIのクロックを書き込みクロックとして、また、パー
ソナルコンピュータI2のクロック(CPUクロック)
を読み出しクロックとしてそれぞれ切換出力する切換ス
イッチ14と、前記書き込みクロックを計数するカウン
タ20と、前記ラインメモリ13への書き込み、読み出
しの切換えのための前記切換信号を出力する切換信号出
力回路21とを備えている。
力データが、1ライン分書き込みあるいは読み出される
ラインメモリ13と、切換信号に応答してイメージセン
サIのクロックを書き込みクロックとして、また、パー
ソナルコンピュータI2のクロック(CPUクロック)
を読み出しクロックとしてそれぞれ切換出力する切換ス
イッチ14と、前記書き込みクロックを計数するカウン
タ20と、前記ラインメモリ13への書き込み、読み出
しの切換えのための前記切換信号を出力する切換信号出
力回路21とを備えている。
この実施例では、第4図で説明したイメージセンサ1の
1ラインの期間に、イメージセンサlの出力データの1
ライン分をラインメモリ13に書き込み、さらに、読み
出すようにしており、しかも、!ラインの中には、上述
のように、ラインメモリ13に書き込む必要のない無効
データが存在することに着目し、有効データを含む期間
で前記ラインメモリ13への書き込みを行い、無効デー
タの期間で読み出しを行って第1バツフア8を介してパ
ーソナルコンピュータI2へ送出するようにしている。
1ラインの期間に、イメージセンサlの出力データの1
ライン分をラインメモリ13に書き込み、さらに、読み
出すようにしており、しかも、!ラインの中には、上述
のように、ラインメモリ13に書き込む必要のない無効
データが存在することに着目し、有効データを含む期間
で前記ラインメモリ13への書き込みを行い、無効デー
タの期間で読み出しを行って第1バツフア8を介してパ
ーソナルコンピュータI2へ送出するようにしている。
このため、カウンタ20によって書き込みクロックを計
数して有効データの終了時点を後述のように検出してお
り、このカウンタ20の出力に基づいて、切換信号出力
回路21は、読み出し状態に切換えるための切換信号を
出力するようにしている。
数して有効データの終了時点を後述のように検出してお
り、このカウンタ20の出力に基づいて、切換信号出力
回路21は、読み出し状態に切換えるための切換信号を
出力するようにしている。
ラインメモリI3への書き込み、読み出しを切換えるた
めの第2図(G)に示される切換信号S7を出力する切
換信号出力回路21は、ゲート回路22と、RSフリッ
プフロップ23とから構成される。ゲート回路22には
、波形整形回路5から第2図(A)に示されるエンコー
ダパルスSlが与えられるとともに、ドライブ信号発生
回路2からのスタートパルスおよびクロックが与えられ
ており、このゲート回路22は、エンコーダパルスSl
の1周期でスタートパルスが1回、クロツク力月ライン
分出力されるようにゲートをかけ、第2図(B)に示さ
れるスタートパルスS2をRSフリップフロップ23の
セット入力に与えるとともに、第2図(C)に示される
クロックS3を書き込みクロックとして切換スイッチ1
4およびカウンタ20に与える。
めの第2図(G)に示される切換信号S7を出力する切
換信号出力回路21は、ゲート回路22と、RSフリッ
プフロップ23とから構成される。ゲート回路22には
、波形整形回路5から第2図(A)に示されるエンコー
ダパルスSlが与えられるとともに、ドライブ信号発生
回路2からのスタートパルスおよびクロックが与えられ
ており、このゲート回路22は、エンコーダパルスSl
の1周期でスタートパルスが1回、クロツク力月ライン
分出力されるようにゲートをかけ、第2図(B)に示さ
れるスタートパルスS2をRSフリップフロップ23の
セット入力に与えるとともに、第2図(C)に示される
クロックS3を書き込みクロックとして切換スイッチ1
4およびカウンタ20に与える。
上述のように、カウンタ20は、有効データの終了時点
、すなわち、第4図で説明した16(ダミーデータ)+
512(有効データ)=528個の次のクロックまで計
数した時に第2図(F)に示されるローレベルの出力S
6をRSフリップフロップ23のリセット入力に与える
ようにしている。
、すなわち、第4図で説明した16(ダミーデータ)+
512(有効データ)=528個の次のクロックまで計
数した時に第2図(F)に示されるローレベルの出力S
6をRSフリップフロップ23のリセット入力に与える
ようにしている。
これによって、切換信号出力回路2IのRSフリップフ
ロップ23のQ出力、すなわち、第2図(G)に示され
る切換信号S7は、第2図(B)のスタートパルスS2
で書き込みに対応するハイレベルとなり、第2図(F)
のカウンタ20の出力S6で読み出しに対応するローレ
ベルとなる。
ロップ23のQ出力、すなわち、第2図(G)に示され
る切換信号S7は、第2図(B)のスタートパルスS2
で書き込みに対応するハイレベルとなり、第2図(F)
のカウンタ20の出力S6で読み出しに対応するローレ
ベルとなる。
この切換信号S7は、切換スイッチ14に与えられると
ともに、第2バツフア9に与えられる。
ともに、第2バツフア9に与えられる。
切換スイッチ14には、第2図(C)のクロックS3が
与えられるとともに、パーソナルコンピュータ12から
のクロックが、カウンタ16とアンドゲート17とから
成るゲート回路15によってバイト単位の読み出しクロ
ックS8とされて与えられる。また、このバイト単位の
読み出しクロックS8は、シリアル/パラレル変換器6
に変換用のクロックとして与えられる。
与えられるとともに、パーソナルコンピュータ12から
のクロックが、カウンタ16とアンドゲート17とから
成るゲート回路15によってバイト単位の読み出しクロ
ックS8とされて与えられる。また、このバイト単位の
読み出しクロックS8は、シリアル/パラレル変換器6
に変換用のクロックとして与えられる。
切換スイッチ14は、第2図(D、(J)に示されるよ
うに、切換信号S7に応答して、そのハイレベルの期間
では、第2図(c)のイメージセンサのクロックS3を
書き込みクロックとしてラインづメモリ13に出力し、
そのローレベルの期間では、ゲート回路15からの第2
図(H)に示されるパーソナルコンピュータ12のクロ
ックS8を読み出しクロックとしてラインメモリ13に
出力する。
うに、切換信号S7に応答して、そのハイレベルの期間
では、第2図(c)のイメージセンサのクロックS3を
書き込みクロックとしてラインづメモリ13に出力し、
そのローレベルの期間では、ゲート回路15からの第2
図(H)に示されるパーソナルコンピュータ12のクロ
ックS8を読み出しクロックとしてラインメモリ13に
出力する。
なお、第2図(D)はイメージセンサlの出力データ、
第2図(E)はスイッチ11の操作に対応するスイッチ
信号S5であり、このスイッチ信号S5は、第2バツフ
ア9に与えられる。
第2図(E)はスイッチ11の操作に対応するスイッチ
信号S5であり、このスイッチ信号S5は、第2バツフ
ア9に与えられる。
この実施例の画像入力装置では、第4図で説明したlラ
インの期間に、イメージセンサlの出力データのlライ
ン分の内の有効データの終了までの部分、すなわち、ク
ロック528発分のデータが、切換スイッチ14からの
第2図(1)、(J)に示されるイメージセンナの52
8発のクロックS3を書き込みクロックとしてラインメ
モリ!3に書き込まれ、さらに、無効データの期間に、
ラインメモリ13のデータが、切換スイッチ14からの
第2図(I)、(J)に示される8発ずつ計66回のパ
ーソナルコンピュータ12のクロックを読み出しクロッ
クとして読み出されてシリアル/パラレル変換器6に出
力される。
インの期間に、イメージセンサlの出力データのlライ
ン分の内の有効データの終了までの部分、すなわち、ク
ロック528発分のデータが、切換スイッチ14からの
第2図(1)、(J)に示されるイメージセンナの52
8発のクロックS3を書き込みクロックとしてラインメ
モリ!3に書き込まれ、さらに、無効データの期間に、
ラインメモリ13のデータが、切換スイッチ14からの
第2図(I)、(J)に示される8発ずつ計66回のパ
ーソナルコンピュータ12のクロックを読み出しクロッ
クとして読み出されてシリアル/パラレル変換器6に出
力される。
パーソナルコンピュータ12は、読み出しクロック8発
終了、すなわち、シリアル/パラレル変換器6によって
1バイト分のデータが揃った後に、データ(1バイト)
をリードしていき、有効データの終了まで、すなわち、
528/8=66回繰り返してlライン分終了する。な
お、パーソナルコンピュータ12のリードの前提として
、切換信号S7がローレベルで、かつ、スイッチ11が
押されていることが必要であり、これは第2バツフア9
の出力により判断される。
終了、すなわち、シリアル/パラレル変換器6によって
1バイト分のデータが揃った後に、データ(1バイト)
をリードしていき、有効データの終了まで、すなわち、
528/8=66回繰り返してlライン分終了する。な
お、パーソナルコンピュータ12のリードの前提として
、切換信号S7がローレベルで、かつ、スイッチ11が
押されていることが必要であり、これは第2バツフア9
の出力により判断される。
このように、lラインの期間に、lライン分の内の有効
データまでをイメージセンサ1のクロックS3を書き込
みクロックとしてラインメモリ13に一旦書き込み、さ
らに、前記lラインの期間の内の無効データの期間に、
このラインメモリI3のデータを、パーソナルコンピュ
ータI2のクロックを読み出しクロックとして読み出し
てパーソナルコンピュータ12に送出するようにしてい
るので、パーソナルコンピュータI2では、無効データ
の期間に、任意の周期でデータをリードすればよく、従
来例のように、スタートパルスの検出やクロック8発の
カウント等の処理を必要とせずに、ラインメモリ13の
データをバイト単位で転送すればよく、パーソナルコン
ピュータ12の処理スピードに限定されることが少なく
なるとともに、従来例のようにイメージセンサ1の出力
データを読み取るほとんどすべての期間に亘ってパーソ
ナルコンピュータ12の割り込みを禁止する必要がなく
なる。
データまでをイメージセンサ1のクロックS3を書き込
みクロックとしてラインメモリ13に一旦書き込み、さ
らに、前記lラインの期間の内の無効データの期間に、
このラインメモリI3のデータを、パーソナルコンピュ
ータI2のクロックを読み出しクロックとして読み出し
てパーソナルコンピュータ12に送出するようにしてい
るので、パーソナルコンピュータI2では、無効データ
の期間に、任意の周期でデータをリードすればよく、従
来例のように、スタートパルスの検出やクロック8発の
カウント等の処理を必要とせずに、ラインメモリ13の
データをバイト単位で転送すればよく、パーソナルコン
ピュータ12の処理スピードに限定されることが少なく
なるとともに、従来例のようにイメージセンサ1の出力
データを読み取るほとんどすべての期間に亘ってパーソ
ナルコンピュータ12の割り込みを禁止する必要がなく
なる。
なお、パーソナルコンピュータ12は、無効データの期
間内に、リードを終了しなくてはならないので、ある程
度の高速処理を要求されるが、それが満足されれば、画
像入力装置の性能を最大限に発揮した高速な画像入力装
置が実現される。
間内に、リードを終了しなくてはならないので、ある程
度の高速処理を要求されるが、それが満足されれば、画
像入力装置の性能を最大限に発揮した高速な画像入力装
置が実現される。
第3図は、上述の動作に対応するフローチャートである
。
。
先ず、ステップnlでは、パーソナルコンピュータ12
の表示画面をクリアしてステップn2に移り、スイッチ
11がオンされているか否かを判断し、オンされている
と判断したときには、ステップn3に移り、切換信号が
ローレベルであるか否かを判断し、ローレベルであると
きには、ステップn4に移ってデータをリードし、ステ
ップn5に移る。
の表示画面をクリアしてステップn2に移り、スイッチ
11がオンされているか否かを判断し、オンされている
と判断したときには、ステップn3に移り、切換信号が
ローレベルであるか否かを判断し、ローレベルであると
きには、ステップn4に移ってデータをリードし、ステ
ップn5に移る。
ステップn5では、lラインのデータのリードが終了し
たか否かを判断し、終了したと判断したときには、ステ
ップn6に移り、スイッチ11がオンされているか否か
を判断し、オンされている判断したときには、ステップ
n7に移り、一画面のデータのリードが終了したか否か
を判断し、終了したと判断したときには、終了する。
たか否かを判断し、終了したと判断したときには、ステ
ップn6に移り、スイッチ11がオンされているか否か
を判断し、オンされている判断したときには、ステップ
n7に移り、一画面のデータのリードが終了したか否か
を判断し、終了したと判断したときには、終了する。
本発明は、画像入力装置自体を手操作する、いわゆるハ
ンディタイプに限らず、原稿を据え置いて画像入力装置
をモータで駆動するタイプにも適用できるのは勿論であ
る。
ンディタイプに限らず、原稿を据え置いて画像入力装置
をモータで駆動するタイプにも適用できるのは勿論であ
る。
〈発明の効果〉
以上のように本発明によれば、メモリを設けてイメージ
センサの出力データを、イメージセンサのり(71ツク
で該メモリに一旦書き込み、読み出し時には、コンピュ
ータ等のクロックでメモリのデータを読み出すように構
成したので、従来例のようなスタートパルスの検出やク
ロックのカウントの必要がなくなり、ソフト処理が軽減
され、データをリードする期間の余裕が十分とれること
になリ、たいていのパーソナルコンピュータに適用でき
ることになる。
センサの出力データを、イメージセンサのり(71ツク
で該メモリに一旦書き込み、読み出し時には、コンピュ
ータ等のクロックでメモリのデータを読み出すように構
成したので、従来例のようなスタートパルスの検出やク
ロックのカウントの必要がなくなり、ソフト処理が軽減
され、データをリードする期間の余裕が十分とれること
になリ、たいていのパーソナルコンピュータに適用でき
ることになる。
さらに、前記メモリへの書き込み、読み出しの切換を有
効データと無効データとの期間で切換えて行うことによ
り、画像入力装置の性能を最大限に発揮させることがで
き、高速の画像入力装置が実現される。
効データと無効データとの期間で切換えて行うことによ
り、画像入力装置の性能を最大限に発揮させることがで
き、高速の画像入力装置が実現される。
第1図は本発明の一実施例のブロック図、第2図は第1
図の各部の信号波形図、第3図は第1図の動作説明に供
するフローチャート、第4図は各部の信号波形図、第5
図は従来例のブロック図、第6図は従来例の動作説明の
ためのフローチャートである。 ■・・・イメージセンサ、12・・・パーソナルコンピ
ュータ、13・・・ラインメモリ、14・・・切換スイ
ッチ(切換回路)、20・・・カウンタ(カウント手段
)、21・・・切換信号出力回路。
図の各部の信号波形図、第3図は第1図の動作説明に供
するフローチャート、第4図は各部の信号波形図、第5
図は従来例のブロック図、第6図は従来例の動作説明の
ためのフローチャートである。 ■・・・イメージセンサ、12・・・パーソナルコンピ
ュータ、13・・・ラインメモリ、14・・・切換スイ
ッチ(切換回路)、20・・・カウンタ(カウント手段
)、21・・・切換信号出力回路。
Claims (1)
- (1)イメージセンサで読み取ったイメージをコンピュ
ータ等に入力する画像入力装置において、前記イメージ
センサの出力データが、書き込みあるいは読み出される
メモリと、 切換信号に応答して前記イメージセンサのクロックを書
き込みクロックとして、また、前記コンピュータ等のク
ロックを読み出しクロックとしてそれぞれ切換出力する
切換回路と、 前記書き込みクロックを計数するカウント手段と、 スタートパルスおよび前記カウント手段の出力に基づい
て、書き込み、読み出しの切換えのための前記切換信号
を出力する切換信号出力回路とを備え、 前記切換信号に基づいて、イメージセンサからの出力デ
ータを前記書き込みクロックに応じて前記メモリに書き
込み、該メモリのデータを前記読み出しクロックに応じ
て読み出して前記コンピュータ等に送出することを特徴
とする画像入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272360A JPH0758504B2 (ja) | 1987-10-28 | 1987-10-28 | 画像入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272360A JPH0758504B2 (ja) | 1987-10-28 | 1987-10-28 | 画像入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01113876A true JPH01113876A (ja) | 1989-05-02 |
| JPH0758504B2 JPH0758504B2 (ja) | 1995-06-21 |
Family
ID=17512794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62272360A Expired - Fee Related JPH0758504B2 (ja) | 1987-10-28 | 1987-10-28 | 画像入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758504B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2128500A2 (en) | 2008-05-30 | 2009-12-02 | JATCO Ltd | Control device and control method for continuously variable transmission |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50124512A (ja) * | 1974-03-18 | 1975-09-30 |
-
1987
- 1987-10-28 JP JP62272360A patent/JPH0758504B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50124512A (ja) * | 1974-03-18 | 1975-09-30 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2128500A2 (en) | 2008-05-30 | 2009-12-02 | JATCO Ltd | Control device and control method for continuously variable transmission |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0758504B2 (ja) | 1995-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4991170A (en) | Circuit for interfacing a digital signal processor to a serial interface controller | |
| JPH0758504B2 (ja) | 画像入力装置 | |
| JPH01113875A (ja) | 画像入力装置 | |
| KR960001023B1 (ko) | 이기종 버스시스템에서의 버스 공유방법 및 버스 스와핑장치 | |
| JPS6298473A (ja) | 画像入力装置 | |
| JPH04369064A (ja) | 割込処理制御方法及びその装置 | |
| JP2884620B2 (ja) | ディジタル画像処理装置 | |
| US5479165A (en) | Two-dimensional coding apparatus | |
| JPS5846750A (ja) | 調歩再生方式 | |
| JP2704063B2 (ja) | Ccdイメージセンサ制御回路 | |
| JP2669028B2 (ja) | コマンドレジスタ回路 | |
| JPS61161560A (ja) | メモリ装置 | |
| JPH0568143B2 (ja) | ||
| JPH0281567A (ja) | 復号化装置 | |
| JPH0784940A (ja) | マイクロ・コントローラ | |
| JPS62149255A (ja) | 画像読取装置 | |
| JPS61220042A (ja) | メモリアクセス制御方式 | |
| JPH01169691A (ja) | Icカード | |
| JPS61153730A (ja) | デ−タバツフア装置 | |
| JPH0736571B2 (ja) | シリアルデ−タの送受信装置 | |
| JPS61292739A (ja) | メモリ装置 | |
| JPH065066A (ja) | メモリ装置 | |
| JPH01124023A (ja) | ビット・ブロック・トランスファーlsiのビデイオ信号変換回路 | |
| JPS55103629A (en) | Information input device | |
| JPH02146868A (ja) | 画像縮小回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |