JPS5846750A - 調歩再生方式 - Google Patents
調歩再生方式Info
- Publication number
- JPS5846750A JPS5846750A JP56145024A JP14502481A JPS5846750A JP S5846750 A JPS5846750 A JP S5846750A JP 56145024 A JP56145024 A JP 56145024A JP 14502481 A JP14502481 A JP 14502481A JP S5846750 A JPS5846750 A JP S5846750A
- Authority
- JP
- Japan
- Prior art keywords
- start bit
- data
- signal
- cnt
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/24—Relay circuits using discharge tubes or semiconductor devices
- H04L25/242—Relay circuits using discharge tubes or semiconductor devices with retiming
- H04L25/245—Relay circuits using discharge tubes or semiconductor devices with retiming for start-stop signals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、時分割ビット多重化を行なう場合等ζ二於け
る調歩データのｍｓ再再生行なうａ＋歩再再生方式６関
するものである。
る調歩データのｍｓ再再生行なうａ＋歩再再生方式６関
するものである。
非同期の調歩データ又はテレックス信号をビット単位で
多重化する時分割ビット多重化方式１：於いては、調歩
再生を行なって多重化する必要があり、その為、従来は
データの１ビット当り複数のサンプリングクロック舊＝
従ってデータをサンプリングし、マイクロプロセッサｉ
：よるソフトフェア処理に上り調歩再生を行なう方式が
採用されていた。しかし、サンプリング毎にマイクロプ
ロセッサがサンプリングデータな読込んで、ソフトワエ
アで調歩再生処理を行なうものであるから、マイクロプ
ロセッサのデータ処理能力は、例えば３００ビット／秒
程度以下（−制約されるものであった。
多重化する時分割ビット多重化方式１：於いては、調歩
再生を行なって多重化する必要があり、その為、従来は
データの１ビット当り複数のサンプリングクロック舊＝
従ってデータをサンプリングし、マイクロプロセッサｉ
：よるソフトフェア処理に上り調歩再生を行なう方式が
採用されていた。しかし、サンプリング毎にマイクロプ
ロセッサがサンプリングデータな読込んで、ソフトワエ
アで調歩再生処理を行なうものであるから、マイクロプ
ロセッサのデータ処理能力は、例えば３００ビット／秒
程度以下（−制約されるものであった。
本発明は、夛ンブリング処理部を八−ドワエア化し、プ
ロセッサの処理負担を軽減して、処理可能なデータ速度
を向上させることを目的□とするものである。以下実施
例Ｃ二ついて詳細に説明する。
ロセッサの処理負担を軽減して、処理可能なデータ速度
を向上させることを目的□とするものである。以下実施
例Ｃ二ついて詳細に説明する。
第１図は本拗明の実施例のブロック線図であり、データ
レジスタＤＲＩＧはゲート回路Ｇ１を介したサンプリン
グクロック８ＰＣをセツｔクロック左して入力データＤ
ｉｎをセットし、スタートビット検出■路８’ｌ’ＤＥ
Ｔは、マイクロプロ七ツｆ ＭＰＵからのイネーブル信
号８ＴＥＮＢｃより動作し、入力データＤｉｎをチンプ
リングクロック８ＰＣでテンプリングして、マークから
スペースへの極性反転を検出し、スタートビット検出信
号８ＴＢＩＴを出力するものである。
レジスタＤＲＩＧはゲート回路Ｇ１を介したサンプリン
グクロック８ＰＣをセツｔクロック左して入力データＤ
ｉｎをセットし、スタートビット検出■路８’ｌ’ＤＥ
Ｔは、マイクロプロ七ツｆ ＭＰＵからのイネーブル信
号８ＴＥＮＢｃより動作し、入力データＤｉｎをチンプ
リングクロック８ＰＣでテンプリングして、マークから
スペースへの極性反転を検出し、スタートビット検出信
号８ＴＢＩＴを出力するものである。
又カワンタＣＮ’ｌ’は、ゲート回路Ｇ３の出力をロー
ド信号ＬＤとし、セレクタ８ＥＬで選択されたレジスタ
Ｒ１１＃ ｎｖの内容をプリセット値信号Ｐ８としてプ
リセットし、サンプリングクロックＳＰＣのダヮンカワ
ントＣ：より内容が「０」となると零出力信号ＺＲをゲ
ート回路０１〜Ｇ３（：加えるものであり、セレクタ８
ＢＬはスタートビット、検出信号８ＴＢＩＴ（二よりレ
ジスタＴｏを選択し、それ以外はレジスタＲ１＃を選択
してプリセット値信号Ｐ８とするものである。
ド信号ＬＤとし、セレクタ８ＥＬで選択されたレジスタ
Ｒ１１＃ ｎｖの内容をプリセット値信号Ｐ８としてプ
リセットし、サンプリングクロックＳＰＣのダヮンカワ
ントＣ：より内容が「０」となると零出力信号ＺＲをゲ
ート回路０１〜Ｇ３（：加えるものであり、セレクタ８
ＢＬはスタートビット、検出信号８ＴＢＩＴ（二よりレ
ジスタＴｏを選択し、それ以外はレジスタＲ１＃を選択
してプリセット値信号Ｐ８とするものである。
マイクロプロセッサＭＰＵはゲート回路Ｇ２の出力の割
込信号ＩＲＱによりデータレジスタＤＲＥＩＧから、デ
ータを読込んで、内部めビットカワンタの更新、パリテ
ィチェック等のデータ処理を行ない、又バッファメモリ
ＢＵＦを介して出力データＤｏｕｔを多重化部（図示せ
ず）へ転送し、スタートビット検出識別（＝よりイネー
ブル信号８ＴＢＮＢｔ−＠Ｏ”としてスタートビット検
出回路８ＴＤＥＴの動作を停止させ、ストップビットの
検出識別によりイネーブル信号８ＴＢＮＢを１１＃とし
てスタートビット検出回路８ＴＤＢＴの動作を開始させ
、次の調歩データのスタートビットの検出を一行なわせ
るものである。又ＭＩＭはメモリである。
込信号ＩＲＱによりデータレジスタＤＲＥＩＧから、デ
ータを読込んで、内部めビットカワンタの更新、パリテ
ィチェック等のデータ処理を行ない、又バッファメモリ
ＢＵＦを介して出力データＤｏｕｔを多重化部（図示せ
ず）へ転送し、スタートビット検出識別（＝よりイネー
ブル信号８ＴＢＮＢｔ−＠Ｏ”としてスタートビット検
出回路８ＴＤＥＴの動作を停止させ、ストップビットの
検出識別によりイネーブル信号８ＴＢＮＢを１１＃とし
てスタートビット検出回路８ＴＤＢＴの動作を開始させ
、次の調歩データのスタートビットの検出を一行なわせ
るものである。又ＭＩＭはメモリである。
第２図は動作説明図であり、（鳳）はサンプリングクロ
ック８ＰＣ、（ｂ）は入力データＤｌｎ 、（Ｃ）はカ
ワンタＣＮＴのカワント内容、（ｄ）はスタートビット
検出信号８ＴＢＩＴ、（ｅ）はカワンタＣＮＴの零出力
信号ＺＲ１（ｆ）は割込信号ＩＲＱ、（２）はイネーブ
ル信号８ＴＩＩＮＢ、（ｈ）は出力データＤｏｕｔ ５
（１）は多重化データをそれぞれ示すものである。チン
プリングクロック８ＰＣを１５チンプル／ビツトの速度
とすると、レジスタｇ、ｔ：はプリセット値どして「１
５」、レジス、りＲｖ ｔ＝は「７Ｊ違格糖され、従っ
てカワンタＣＮＴには、スタートビット検出信号８ＴＢ
ＩＴが出力されたとき「７」がプリセットされ、零出力
信号ＺＲＣ二より「１５」がプリセラ、トされる。
ック８ＰＣ、（ｂ）は入力データＤｌｎ 、（Ｃ）はカ
ワンタＣＮＴのカワント内容、（ｄ）はスタートビット
検出信号８ＴＢＩＴ、（ｅ）はカワンタＣＮＴの零出力
信号ＺＲ１（ｆ）は割込信号ＩＲＱ、（２）はイネーブ
ル信号８ＴＩＩＮＢ、（ｈ）は出力データＤｏｕｔ ５
（１）は多重化データをそれぞれ示すものである。チン
プリングクロック８ＰＣを１５チンプル／ビツトの速度
とすると、レジスタｇ、ｔ：はプリセット値どして「１
５」、レジス、りＲｖ ｔ＝は「７Ｊ違格糖され、従っ
てカワンタＣＮＴには、スタートビット検出信号８ＴＢ
ＩＴが出力されたとき「７」がプリセットされ、零出力
信号ＺＲＣ二より「１５」がプリセラ、トされる。
第２図（ｂ）のＮＢで示すノイズが加えられたとき、ス
タートビット検出回路ｓ’ｒＤｇ’ｒは、マークからス
ペースへの極性反転Ｃ＝よりスタートビット検出信号８
ＴＢＩＴを出力する。このスタートビット検出信号８Ｔ
ＢＩＴｃよりセレクタ８Ｆｆｌ、はレジスタＲ１を選択
し、又ゲート回路Ｇ５からロード信号ＬＤがカヮンタＣ
ＮＴ ４＝加えられるので、カヮンタＣＮＴＣ；は「７
」がプリセットされる。そしてチンプリングクロック８
ＰＣのダワンカワントにより零出力信号ＺＲがゲート回
路０１〜Ｇ３Ｃ二加えられ、ゲート回路Ｇ１からセット
クロックがデータレジスタＤＲＢＧ＋：加えられて入力
データＤｊｎがセットされ、且つ割込信号ＩＲＱがマイ
クロプロセラ？ ＭＰＵ ｔ＝加えられるが、その時点
では入力データＤｉｎはマークを示すので、マイクロプ
ロセッサ Ｎ８をスタートビット８Ｔと誤認することはない。
タートビット検出回路ｓ’ｒＤｇ’ｒは、マークからス
ペースへの極性反転Ｃ＝よりスタートビット検出信号８
ＴＢＩＴを出力する。このスタートビット検出信号８Ｔ
ＢＩＴｃよりセレクタ８Ｆｆｌ、はレジスタＲ１を選択
し、又ゲート回路Ｇ５からロード信号ＬＤがカヮンタＣ
ＮＴ ４＝加えられるので、カヮンタＣＮＴＣ；は「７
」がプリセットされる。そしてチンプリングクロック８
ＰＣのダワンカワントにより零出力信号ＺＲがゲート回
路０１〜Ｇ３Ｃ二加えられ、ゲート回路Ｇ１からセット
クロックがデータレジスタＤＲＢＧ＋：加えられて入力
データＤｊｎがセットされ、且つ割込信号ＩＲＱがマイ
クロプロセラ？ ＭＰＵ ｔ＝加えられるが、その時点
では入力データＤｉｎはマークを示すので、マイクロプ
ロセッサ Ｎ８をスタートビット８Ｔと誤認することはない。
又調歩データのスタートビット８Ｔが入力されたとき、
前述と同様にスタートビット検出信号８ＴＢＩＴ（二よ
りカワンタＣＮＴ ｔ＝は「７」がプリセットされ、カ
クンタＣＮＴのダワンカワントによる零出力信号ＺＲが
出力されてデータレジスタＤＲＦＩＧＭ：そのスタート
ピッ）８Ｔがセットされ、且つ割込信号ＩＲＱにより・
イク・プ・セッ゛ｆＭＰ′台力【データレジスタＤＲＥ
Ｇからスタートビット８Ｔを読込むので、マイクロプロ
セッサＭＰＵはそのスタートピッ）８Ｔを判別して、イ
ネーブル信号８’ｌＮＢを１０”とする。
前述と同様にスタートビット検出信号８ＴＢＩＴ（二よ
りカワンタＣＮＴ ｔ＝は「７」がプリセットされ、カ
クンタＣＮＴのダワンカワントによる零出力信号ＺＲが
出力されてデータレジスタＤＲＦＩＧＭ：そのスタート
ピッ）８Ｔがセットされ、且つ割込信号ＩＲＱにより・
イク・プ・セッ゛ｆＭＰ′台力【データレジスタＤＲＥ
Ｇからスタートビット８Ｔを読込むので、マイクロプロ
セッサＭＰＵはそのスタートピッ）８Ｔを判別して、イ
ネーブル信号８’ｌＮＢを１０”とする。
スタートとット８Ｔの次のデー；ビット１〜５Ｃ；つい
ては、力ワンタＣＮＴ ｔ：は「１５」がプリセットさ
れ、ダワンカワントＣ：より零出力信号ＺＲが出力され
る□毎−−データピット１〜５の処理が行なわれ、ビッ
トカワンタ（図示せず）が所定数Ｃ＝なると共にストッ
プピッ゛）８Ｆの検出が行なｉれると、マイクロプロセ
ッサＭＰＵはイネーブル償播゛８Ｔ））ＮＢ”＆ ＠１
”とし、スタートビット検出回路８ＴＤＢＴの動作を再
開させる。
ては、力ワンタＣＮＴ ｔ：は「１５」がプリセットさ
れ、ダワンカワントＣ：より零出力信号ＺＲが出力され
る□毎−−データピット１〜５の処理が行なわれ、ビッ
トカワンタ（図示せず）が所定数Ｃ＝なると共にストッ
プピッ゛）８Ｆの検出が行なｉれると、マイクロプロセ
ッサＭＰＵはイネーブル償播゛８Ｔ））ＮＢ”＆ ＠１
”とし、スタートビット検出回路８ＴＤＢＴの動作を再
開させる。
スタートビット８Ｔの検出後のカクンタＣＮＴの零出力
信号ＺＲは、第２図の（ｂ） 、 （ｅ）から判るよう
に、各ビットの中央のタイミングとなり、調歩デ−タを
正しく読込むことができる。又多重化部では、各チャネ
ルの出力データＤｏｕｔをそれぞれ指定されたタイムス
ロットで多重化するので、第２図（１） ｔ：示すよう
ζ二、各フレームには、各チャネルの１ビツトが挿入さ
れ、ストップビット８Ｐは、次のスタートピッ）８Ｔま
での間継続して送られることになる。
信号ＺＲは、第２図の（ｂ） 、 （ｅ）から判るよう
に、各ビットの中央のタイミングとなり、調歩デ−タを
正しく読込むことができる。又多重化部では、各チャネ
ルの出力データＤｏｕｔをそれぞれ指定されたタイムス
ロットで多重化するので、第２図（１） ｔ：示すよう
ζ二、各フレームには、各チャネルの１ビツトが挿入さ
れ、ストップビット８Ｐは、次のスタートピッ）８Ｔま
での間継続して送られることになる。
前述の実施例は、５ビツトヤデータ（＝スタートピット
８Ｔとストップビット８Ｐとを付加した調歩データの調
歩再生についてのものであるが、他の構成の１１歩デー
タ？＝も適用し得るものであり、又テレックス信号を入
力データＤｉｎとした場合にも適用し得るものである０
例えば第３図Ｃ：示すよつ（；、テレックスパルスのテ
レックスモードと調歩データのキャラクタモードとの判
定を行ない、テレックスモードでは、マーク極性のテレ
ックスパルスをスタートビットと見做して１１歩再生を
行なう。この場合、スタートビット検出回路８ＴＤＦｉ
Ｔ書二制御信号を加える等ζ二より、検出１機能を変更
させ、スペースからマークへの極性変化を検出すること
（二よりスタートビット検出信号８ＴＢＩＴを出力する
。又テレックスモードからキャラクタモードＣ移行した
ときは、スタートビット検出回路８ＴＤＩｉｉＴの・検
出機能を前述の実施例と同様になるようＣ二制御信号に
よって復帰させる。従って通常の調歩データと同様Ｃ：
テレックス信号に対しても一歩再生を行なうことができ
る・ 以上説明したように、本発明は、入力データＤ１ｍをチ
ンプリングクロック８ＰＣに従ってサンプリングしてス
タートビットを検出するスタートビット検出回路８ＴＤ
ＢＴと、カクンタＣＮ’ｌ’とを有し、スタートビット
検出回路８ＴＢＩＴが出力されたとき例え、ば「７」、
カワンタＣＮＴのカワント内容が印」等の所定力ワント
内容のとき例えば「１５」をカクンタＣＮＴ （ニブリ
セットし、このカクンタＣＮＴが所定カヮント内容のと
きプロセラを−ＭＰｕ ｔ：割込信号ＩＲＱを加えて入
力データＤｉｎをプロセッサＭＰＵが諦込んで処理する
よう舊二したものであり、プロセッサは、チンプリング
毎Ｃ二割込みを受けるものではないので、処理負荷が軽
減されることになり、従って処遇可能のデータ速度を従
来例に比較して数倍Ｃ：向上させることができ、例えば
従来は３００ビット／秒のデー３夕速度までの処理が可
能であったとすると１、本発明Ｃ：よれば１２００ビッ
ト／秒のデータ速度でも容易にｍ−歩再生可能となる。
８Ｔとストップビット８Ｐとを付加した調歩データの調
歩再生についてのものであるが、他の構成の１１歩デー
タ？＝も適用し得るものであり、又テレックス信号を入
力データＤｉｎとした場合にも適用し得るものである０
例えば第３図Ｃ：示すよつ（；、テレックスパルスのテ
レックスモードと調歩データのキャラクタモードとの判
定を行ない、テレックスモードでは、マーク極性のテレ
ックスパルスをスタートビットと見做して１１歩再生を
行なう。この場合、スタートビット検出回路８ＴＤＦｉ
Ｔ書二制御信号を加える等ζ二より、検出１機能を変更
させ、スペースからマークへの極性変化を検出すること
（二よりスタートビット検出信号８ＴＢＩＴを出力する
。又テレックスモードからキャラクタモードＣ移行した
ときは、スタートビット検出回路８ＴＤＩｉｉＴの・検
出機能を前述の実施例と同様になるようＣ二制御信号に
よって復帰させる。従って通常の調歩データと同様Ｃ：
テレックス信号に対しても一歩再生を行なうことができ
る・ 以上説明したように、本発明は、入力データＤ１ｍをチ
ンプリングクロック８ＰＣに従ってサンプリングしてス
タートビットを検出するスタートビット検出回路８ＴＤ
ＢＴと、カクンタＣＮ’ｌ’とを有し、スタートビット
検出回路８ＴＢＩＴが出力されたとき例え、ば「７」、
カワンタＣＮＴのカワント内容が印」等の所定力ワント
内容のとき例えば「１５」をカクンタＣＮＴ （ニブリ
セットし、このカクンタＣＮＴが所定カヮント内容のと
きプロセラを−ＭＰｕ ｔ：割込信号ＩＲＱを加えて入
力データＤｉｎをプロセッサＭＰＵが諦込んで処理する
よう舊二したものであり、プロセッサは、チンプリング
毎Ｃ二割込みを受けるものではないので、処理負荷が軽
減されることになり、従って処遇可能のデータ速度を従
来例に比較して数倍Ｃ：向上させることができ、例えば
従来は３００ビット／秒のデー３夕速度までの処理が可
能であったとすると１、本発明Ｃ：よれば１２００ビッ
ト／秒のデータ速度でも容易にｍ−歩再生可能となる。
第１図は本発明の実施例のブロック線図、第２図は動作
説明図、第３図はテレックス信号の説明図である。 ＤＲＥＧはデータレジスタ、ＭＰＵはマイクロプロセッ
サ、８ＴＤＰＩＴはスタートビット検出回路、８ＢＬは
七ｖ９り、Ｒｓ＊＊Ｒｑはｖ９ｘｐ、ＣＮＩ’Ｂカワン
タ、 ＭＩｅＭはメモリ、ＢＵＰはバッファメモリであ
る。 特許出願人 富士通株式会社 代理人 弁理士玉蟲久五部 （外３名） ２３５
説明図、第３図はテレックス信号の説明図である。 ＤＲＥＧはデータレジスタ、ＭＰＵはマイクロプロセッ
サ、８ＴＤＰＩＴはスタートビット検出回路、８ＢＬは
七ｖ９り、Ｒｓ＊＊Ｒｑはｖ９ｘｐ、ＣＮＩ’Ｂカワン
タ、 ＭＩｅＭはメモリ、ＢＵＰはバッファメモリであ
る。 特許出願人 富士通株式会社 代理人 弁理士玉蟲久五部 （外３名） ２３５
Claims (1)
- 人力データをサンプリングクロックに従ってサンプリン
グしてスタートビットを検出するスタートビット検出回
路と、前記サンプリンググロックをカワントして所定カ
ワント内、容でプロセラｆ櫨：対する割込信号を出力す
るカワンタとを有し、前記スタートビット検出回路から
スタートビット検出信号が出力されたときと前記所定カ
ワント内容となったときと１＝於いて異なる値を前記カ
ワンタにプリセットし、前記割込信号基：より前記プロ
セッサが前記入力データを読込んで処理することを特徴
とする調歩再生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56145024A JPS5846750A (ja) | 1981-09-14 | 1981-09-14 | 調歩再生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56145024A JPS5846750A (ja) | 1981-09-14 | 1981-09-14 | 調歩再生方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5846750A true JPS5846750A (ja) | 1983-03-18 |
| JPH0126218B2 JPH0126218B2 (ja) | 1989-05-23 |
Family
ID=15375658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56145024A Granted JPS5846750A (ja) | 1981-09-14 | 1981-09-14 | 調歩再生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846750A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60180357A (ja) * | 1984-02-28 | 1985-09-14 | Mitsubishi Electric Corp | 無人搬送車用デ−タ受信装置 |
| JPS61134136A (ja) * | 1984-12-05 | 1986-06-21 | Nec Corp | パ−ソナル無線機 |
| US4759017A (en) * | 1985-06-18 | 1988-07-19 | Plessey Overseas Limited | Telecommunications exchange allocating variable channel bandwidth |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5267210U (ja) * | 1975-11-12 | 1977-05-18 |
-
1981
- 1981-09-14 JP JP56145024A patent/JPS5846750A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5267210U (ja) * | 1975-11-12 | 1977-05-18 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60180357A (ja) * | 1984-02-28 | 1985-09-14 | Mitsubishi Electric Corp | 無人搬送車用デ−タ受信装置 |
| JPS61134136A (ja) * | 1984-12-05 | 1986-06-21 | Nec Corp | パ−ソナル無線機 |
| US4759017A (en) * | 1985-06-18 | 1988-07-19 | Plessey Overseas Limited | Telecommunications exchange allocating variable channel bandwidth |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0126218B2 (ja) | 1989-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5846750A (ja) | 調歩再生方式 | |
| US5218640A (en) | Voice recording and reproducing apparatus | |
| JP3156273B2 (ja) | ポインタ処理回路 | |
| JPS6212518B2 (ja) | ||
| JPS60245334A (ja) | デジタル信号再生装置 | |
| JPS6093351U (ja) | 信号受信装置 | |
| JPH0338786B2 (ja) | ||
| JPH0736258B2 (ja) | ディスクプレ−ヤにおけるトラツクサ−チ機能付き誤り訂正演算ユニツト | |
| JP2553072B2 (ja) | 同期回路 | |
| US4688107A (en) | Information recording and regenerating system | |
| JPH0481833B2 (ja) | ||
| JPS599744A (ja) | 高速ｄｍａ転送起動回路 | |
| JP2871337B2 (ja) | メモリ監視回路 | |
| JP3153382B2 (ja) | 誤り訂正符号の復号化装置 | |
| JPH0230107B2 (ja) | Jikikirokuyomitorihoshiki | |
| JPH0329826Y2 (ja) | ||
| JPH01143082A (ja) | 磁気デイスク装置のアドレスマーク検出回路 | |
| JPH0247964A (ja) | 音声メール装置 | |
| JPS63201937A (ja) | リアルタイム記録方式 | |
| JPS61155819A (ja) | 記録計 | |
| JPH01113876A (ja) | 画像入力装置 | |
| GB2164527A (en) | High speed cassette tape player | |
| JPS594800B2 (ja) | メモリ回路 | |
| JPH0580853B2 (ja) | ||
| JPH0377588B2 (ja) |