JPH01169691A - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JPH01169691A JPH01169691A JP62330589A JP33058987A JPH01169691A JP H01169691 A JPH01169691 A JP H01169691A JP 62330589 A JP62330589 A JP 62330589A JP 33058987 A JP33058987 A JP 33058987A JP H01169691 A JPH01169691 A JP H01169691A
- Authority
- JP
- Japan
- Prior art keywords
- card
- data
- transfer
- data transfer
- msb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＩＣカードに関し、特にＩＣカードと外部と
の間のデータ転送方式の改良に関するものである。
の間のデータ転送方式の改良に関するものである。
第３図は従来のＩＣカードのブロック図、第４図は第３
図のＵ Ａ ＲＴ （ＩＪｎｉｖｅｒｓａｌ Ａｓｙｎ
ｃｈｒｏｎｏｕｓＲｅｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔ
ｔｅｒ）のブロック図である。第３図において、１７は
Ｅ Ｅ Ｐ ＲＯＭ （２ＫＢｙｔｅ）、１８はＲＡ
Ｍ （，１２８Ｂｙｔｅ ）、１９はＲＯＭ （４ＫＢ
ｙ ｔｅ）、２０はＵＡＲＴ （ＳＩｌｏ） 、２１は
ＣＰＵ。
図のＵ Ａ ＲＴ （ＩＪｎｉｖｅｒｓａｌ Ａｓｙｎ
ｃｈｒｏｎｏｕｓＲｅｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔ
ｔｅｒ）のブロック図である。第３図において、１７は
Ｅ Ｅ Ｐ ＲＯＭ （２ＫＢｙｔｅ）、１８はＲＡ
Ｍ （，１２８Ｂｙｔｅ ）、１９はＲＯＭ （４ＫＢ
ｙ ｔｅ）、２０はＵＡＲＴ （ＳＩｌｏ） 、２１は
ＣＰＵ。
２２はタイマ、２３はプリスケーラ、２４はＣＬＫ端子
、２５はＲ３Ｔ端子、２６はＩ１０端子である。また第
４図において、８はデータバス、１０はデータバッファ
、１１はパラレル／シリアル変換部、１３．１４は制御
信号、１６はシリアル入出力である。
、２５はＲ３Ｔ端子、２６はＩ１０端子である。また第
４図において、８はデータバス、１０はデータバッファ
、１１はパラレル／シリアル変換部、１３．１４は制御
信号、１６はシリアル入出力である。
次に動作について本ＩＣカードがキャッシュカードとし
て使用される場合を例にとって説明する。
て使用される場合を例にとって説明する。
カード内のＥＥＰＲＯＭＩ ７に書込まれた預金額を読
出すにあたって、ＩＣカードリーダ／ライターはＩ１０
端子２６を介して確認用のコマンドを投入し、これに応
答してＣＰＵ２１はＲＯＭｌ９に書込まれたプログラム
を起動し正当保持者である旨の情報をカードリーダ／ラ
イターに返送する。そしてカードリーダ／ライターが本
カード所持者が正当保持者であると判断するとカードリ
ーダ／ライターは読出しコマンドを投入し、これにより
ＣＰＵ２１はＥＥＰＲＯＭＩ ７に書込まれた預金情報
を読出し、シリアルデータに変換して外部に出力する。
出すにあたって、ＩＣカードリーダ／ライターはＩ１０
端子２６を介して確認用のコマンドを投入し、これに応
答してＣＰＵ２１はＲＯＭｌ９に書込まれたプログラム
を起動し正当保持者である旨の情報をカードリーダ／ラ
イターに返送する。そしてカードリーダ／ライターが本
カード所持者が正当保持者であると判断するとカードリ
ーダ／ライターは読出しコマンドを投入し、これにより
ＣＰＵ２１はＥＥＰＲＯＭＩ ７に書込まれた預金情報
を読出し、シリアルデータに変換して外部に出力する。
従来のＩＣカードでは第４図に示すように外部装置との
間でデータ転送を行う際には、例えば入力の場合、シリ
アル入出力１６より入力したシリアルデータをパラレル
／シリアル変換部１１でパラレルデータに変換してデー
タバス８に出力するようにしていた。また、出力の際は
、データバス上のデータをデータバッファ１０に読込み
、そのデータをシリアルデータに変換して外部に出力し
ていた。
間でデータ転送を行う際には、例えば入力の場合、シリ
アル入出力１６より入力したシリアルデータをパラレル
／シリアル変換部１１でパラレルデータに変換してデー
タバス８に出力するようにしていた。また、出力の際は
、データバス上のデータをデータバッファ１０に読込み
、そのデータをシリアルデータに変換して外部に出力し
ていた。
このような従来のＩＣカードでは、データ転送方式がＩ
Ｃカードによってデータの転送を最下位ビットから行う
方式（以下、ＬＳ’Ｂファースト方式と称す）か最上位
ビットから行う方式（以下、ＭＳＢファースト方式と称
す）かどちらか一方に固定されており、従って外部とデ
ータの転送を行う際にはＩＣカードによってあらかじめ
決められている一つのデータ転送方式でのみデータ転送
が行われていた。
Ｃカードによってデータの転送を最下位ビットから行う
方式（以下、ＬＳ’Ｂファースト方式と称す）か最上位
ビットから行う方式（以下、ＭＳＢファースト方式と称
す）かどちらか一方に固定されており、従って外部とデ
ータの転送を行う際にはＩＣカードによってあらかじめ
決められている一つのデータ転送方式でのみデータ転送
が行われていた。
従来のＩＣカードは以上のようにデータ転送方式が固定
されているので、異なるデータ転送方式には同じＩＣカ
ードでは対応できないという問題点があった。
されているので、異なるデータ転送方式には同じＩＣカ
ードでは対応できないという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、同−ＩＣカードで異なるデータ転送方式に対
応できる、汎用性の広いＩＣカードを提供することを目
的とする。
たもので、同−ＩＣカードで異なるデータ転送方式に対
応できる、汎用性の広いＩＣカードを提供することを目
的とする。
この発明に係るＩＣカードは、データ転送方式をＬＳＢ
ファースト方式かＭＳＢファースト方式かに切換えるこ
とのできる手段をＩＣカード内に内蔵したものである。
ファースト方式かＭＳＢファースト方式かに切換えるこ
とのできる手段をＩＣカード内に内蔵したものである。
Ｃ作用〕
この発明におけるＩＣカードは、ＩＣカードに内蔵され
たデータ転送方式の切換手段により、データ転送方式が
切換えられるから、いずれの方式でもデータ転送が可能
である。
たデータ転送方式の切換手段により、データ転送方式が
切換えられるから、いずれの方式でもデータ転送が可能
である。
Ｃ実施例）
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例によるＩＣカードのＵＡＲＴ
の構成図である。図において、８はデータバス、９はＭ
Ｓ Ｂ／Ｌ Ｓ Ｂ切換えレジスタ、ＳＷはレジスタ９
により切換えられるスイッチ回路であり、上記切換えレ
ジスタ９およびスイッチ回路ＳＷにより転送切換手段が
構成されている。また１０はデータバッファ、１１はパ
ラレル／シリアル変換部、１２，１３．１４は制御信号
、１５はスイッチ回路制御信号、１６はシリアル入出力
である。
の構成図である。図において、８はデータバス、９はＭ
Ｓ Ｂ／Ｌ Ｓ Ｂ切換えレジスタ、ＳＷはレジスタ９
により切換えられるスイッチ回路であり、上記切換えレ
ジスタ９およびスイッチ回路ＳＷにより転送切換手段が
構成されている。また１０はデータバッファ、１１はパ
ラレル／シリアル変換部、１２，１３．１４は制御信号
、１５はスイッチ回路制御信号、１６はシリアル入出力
である。
また第２図は本発明のＩＣカードとＩＣカードリーダ／
ライターとの間のデータ転送の様子を示す図である。
ライターとの間のデータ転送の様子を示す図である。
図において、■はＩＣカード、２はＩＣカードリーダ／
ライター、３はＶｔ１Ｄ線、４はＶＳＳ線、５はデータ
線、６はクロック信号線、７はリセット信号線である。
ライター、３はＶｔ１Ｄ線、４はＶＳＳ線、５はデータ
線、６はクロック信号線、７はリセット信号線である。
本発明の方式では、データバス８とデータバッファ１０
の間にスイッチ回路ＳＷを設け、ＭＳＢ／ＬＳＢ切換え
レジスタ９からのスイッチ回路制御信号１５によってス
イッチ回路ＳＷのデ〜り配列を反転させてデータを転送
する。
の間にスイッチ回路ＳＷを設け、ＭＳＢ／ＬＳＢ切換え
レジスタ９からのスイッチ回路制御信号１５によってス
イッチ回路ＳＷのデ〜り配列を反転させてデータを転送
する。
データ出力の場合、ＭＳＢ／ＬＳＢ切り換えレジスタ９
の設定に従いスイッチ回路ＳＷを制御して、データバス
８上のデータを外部の要求通りのデータ配列にし、その
データをパラレル／シリアル変換部でシリアルデータに
変換してデータを出力する。
の設定に従いスイッチ回路ＳＷを制御して、データバス
８上のデータを外部の要求通りのデータ配列にし、その
データをパラレル／シリアル変換部でシリアルデータに
変換してデータを出力する。
データ入力の場合は入力されたデータをＭＳＢ／ＬＳＢ
切換えレジスタ９の設定通りのデータ配列で内部のデー
タバス８へ出力する。
切換えレジスタ９の設定通りのデータ配列で内部のデー
タバス８へ出力する。
このような転送切換手段を備えたＩＣカード１がＩＣカ
ードリーダ／ライター２とデータ転送を行う際には、Ｉ
Ｃカードに内蔵されているＬＳＢファースト方式あるい
はＭＳＢファースト方式のデータ転送切換機能を外部か
らの指示に基づいて、どちらかの転送方式に設定し、外
部装置との間でデータ転送を行う。
ードリーダ／ライター２とデータ転送を行う際には、Ｉ
Ｃカードに内蔵されているＬＳＢファースト方式あるい
はＭＳＢファースト方式のデータ転送切換機能を外部か
らの指示に基づいて、どちらかの転送方式に設定し、外
部装置との間でデータ転送を行う。
なお、上記実施例では、データ転送開始時にデ−夕転送
方式を設定するものを示したが、ＩＣカードにより使用
される際のデータ転送方式が一方式に決まっている場合
には、予めマスクＲＯＭに設定情報を書込むことにより
転送方式を固定しておくこともできる。またこの設定情
報の書込みはマスクＲＯＭに限るものではなく、ＥＥＰ
ＲＯＭや他の記録機能のあるデバイスでもよいことはい
うまでもない。
方式を設定するものを示したが、ＩＣカードにより使用
される際のデータ転送方式が一方式に決まっている場合
には、予めマスクＲＯＭに設定情報を書込むことにより
転送方式を固定しておくこともできる。またこの設定情
報の書込みはマスクＲＯＭに限るものではなく、ＥＥＰ
ＲＯＭや他の記録機能のあるデバイスでもよいことはい
うまでもない。
また、上記実施例ではＵＡＲＴ内に転送切換手段を備え
たものを示したが、転送切換手段は必ずしもＵＡＲＴに
内蔵する必要のないことはいうまでもない。
たものを示したが、転送切換手段は必ずしもＵＡＲＴに
内蔵する必要のないことはいうまでもない。
また、上記実施例ではＣＰＵ内藏のＩＣカードについて
のみ説明したが、メモリのみを内蔵したメモリカードに
も勿論適用でき、上記実施例と同様の効果を奏する。
のみ説明したが、メモリのみを内蔵したメモリカードに
も勿論適用でき、上記実施例と同様の効果を奏する。
以上のように、この発明によれば、ＩＣカード内にデー
タ転送方式の切換手段を内蔵したので、同−ＩＣカード
で異なるデータ転送方式に対応でき、ＩＣカードの汎用
性が広がる効果がある。
タ転送方式の切換手段を内蔵したので、同−ＩＣカード
で異なるデータ転送方式に対応でき、ＩＣカードの汎用
性が広がる効果がある。
第１図は本発明の一実施例によるＩＣカードのＵＡＲＴ
の構成図、第２図は本発明のＩＣカードとＩＣカードリ
ーダ／ライターとの接続の様子を示す図、第３図は従来
のＩＣカードのブロック図、第４図は従来のＩＣカード
のＵＡＲＴの構成図である。 図において、１はＩＣカード、２はＩＣカードリーダ／
ライター、３はＶＤＤ線、４はＶＳＳ線、５はデータ線
、６はクロック信号線、７はリセット信号線、８はデー
タバス、９．ＳＷはＭＳ Ｂ／ＬＳＢ切換えレジスタ、
スイッチ回路（転送切換手段）、１０はデータバッファ
、１１はパラレル／シリアル変換部、１２．１３．１４
は制御信号、１５はスイッチ回路制御信号、１６はシリ
アル入出力、１８はＲＡＭ、１９はＲＯＭ、２０はＵＡ
ＲＴ、２１はＣＰＵ、２２はタイマ、２３はプリスケー
ラ、２４はＣＬＫ端子、２５はＲ３Ｔ端子、２６はＩ１
０端子、２７はＥＥＰＲＯＭである。 なお図中同一符号は同−又は相当部分を示す。
の構成図、第２図は本発明のＩＣカードとＩＣカードリ
ーダ／ライターとの接続の様子を示す図、第３図は従来
のＩＣカードのブロック図、第４図は従来のＩＣカード
のＵＡＲＴの構成図である。 図において、１はＩＣカード、２はＩＣカードリーダ／
ライター、３はＶＤＤ線、４はＶＳＳ線、５はデータ線
、６はクロック信号線、７はリセット信号線、８はデー
タバス、９．ＳＷはＭＳ Ｂ／ＬＳＢ切換えレジスタ、
スイッチ回路（転送切換手段）、１０はデータバッファ
、１１はパラレル／シリアル変換部、１２．１３．１４
は制御信号、１５はスイッチ回路制御信号、１６はシリ
アル入出力、１８はＲＡＭ、１９はＲＯＭ、２０はＵＡ
ＲＴ、２１はＣＰＵ、２２はタイマ、２３はプリスケー
ラ、２４はＣＬＫ端子、２５はＲ３Ｔ端子、２６はＩ１
０端子、２７はＥＥＰＲＯＭである。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）ＩＣカードにおいて、 外部とシリアルでデータ転送を行う際のデータの転送を
、最下位ビットから行うか最上位ビットから行うかを切
換える手段を備えたことを特徴とするＩＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62330589A JPH01169691A (ja) | 1987-12-25 | 1987-12-25 | Ｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62330589A JPH01169691A (ja) | 1987-12-25 | 1987-12-25 | Ｉｃカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01169691A true JPH01169691A (ja) | 1989-07-04 |
Family
ID=18234343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62330589A Pending JPH01169691A (ja) | 1987-12-25 | 1987-12-25 | Ｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01169691A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04117589A (ja) * | 1990-09-07 | 1992-04-17 | Sharp Corp | Ｉｃカード |
| WO2017145207A1 (ja) * | 2016-02-25 | 2017-08-31 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 信号復号方法、信号復号装置およびプログラム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60231284A (ja) * | 1984-05-02 | 1985-11-16 | Seiko Epson Corp | メモリカ−ドとの通信方法 |
| JPS62151028A (ja) * | 1985-12-25 | 1987-07-06 | Nec Corp | デ−タ変換装置 |
-
1987
- 1987-12-25 JP JP62330589A patent/JPH01169691A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60231284A (ja) * | 1984-05-02 | 1985-11-16 | Seiko Epson Corp | メモリカ−ドとの通信方法 |
| JPS62151028A (ja) * | 1985-12-25 | 1987-07-06 | Nec Corp | デ−タ変換装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04117589A (ja) * | 1990-09-07 | 1992-04-17 | Sharp Corp | Ｉｃカード |
| WO2017145207A1 (ja) * | 2016-02-25 | 2017-08-31 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 信号復号方法、信号復号装置およびプログラム |
| JPWO2017145207A1 (ja) * | 2016-02-25 | 2019-01-24 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ | 信号復号方法、信号復号装置およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4291370A (en) | Core memory interface for coupling a processor to a memory having a differing word length | |
| US4835684A (en) | Microcomputer capable of transferring data from one location to another within a memory without an intermediary data bus | |
| JP2001127827A (ja) | データ転送方式 | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JPS61177564A (ja) | 共有記憶装置 | |
| SU1372330A1 (ru) | Устройство дл св зи микропроцессора с внешними устройствами | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JP2581144B2 (ja) | バス制御装置 | |
| JPS5844420Y2 (ja) | デ−タ高速処理装置 | |
| JPS6159563A (ja) | バス制御方式 | |
| JP2526042Y2 (ja) | メモリ・レジスタ制御回路 | |
| JPS62276655A (ja) | Ｄｍａ転送方式 | |
| JPH01113875A (ja) | 画像入力装置 | |
| JPH0516452A (ja) | プリンタ | |
| JPH0512184A (ja) | 情報処理システム | |
| JPH03268967A (ja) | ドットマトリクスプリンタの制御回路 | |
| JPH0813042B2 (ja) | 方向制御方式 | |
| JPS59128621A (ja) | Ｄｍａ制御装置 | |
| JPH02207363A (ja) | データ転送制御方式、デバイスコントローラ、およびメモリ・コントローラ | |
| KR20020058419A (ko) | 스트림 데이터 기록에 최적화된 스마트 미디어 컨트롤러 | |
| JPH0754495B2 (ja) | レジスタ読出し回路 | |
| KR19990048634A (ko) | 마이크로컴퓨터의 시스템버스를 이용한 주변 입출력기기 접속장치 | |
| JP2007257169A (ja) | アクセス制御方法及び情報処理装置 | |
| JP2002007317A (ja) | 集積回路 | |
| JPS598184A (ja) | メモリ |