JPH01113875A - 画像入力装置 - Google Patents
画像入力装置Info
- Publication number
- JPH01113875A JPH01113875A JP27236187A JP27236187A JPH01113875A JP H01113875 A JPH01113875 A JP H01113875A JP 27236187 A JP27236187 A JP 27236187A JP 27236187 A JP27236187 A JP 27236187A JP H01113875 A JPH01113875 A JP H01113875A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- image sensor
- memory
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、パーソナルコンピュータやワードプロセッサ
の周辺入力装置として近年普及の一途をたどる画像入力
装置、いわゆる、イメージスキャナに関する。
の周辺入力装置として近年普及の一途をたどる画像入力
装置、いわゆる、イメージスキャナに関する。
〈従来技術〉
近年、撮像管に代わる固体撮像素子、例えば、CODリ
ニアイメージセンサ等を用いた画像人力装置をパーソナ
ルコンピュータに使用して文書等を入力して電子ファイ
ル化したり、あるいは、画像を入力してパーソナルコン
ピュータ上で作成したテキストと混在させたドキュメン
トファイルを作成する事などが容易となってきた。また
、撮像素子自体の高感度化に伴い、読み取り長さのワイ
ド化や高速化が進んでおり、2000画素以上のチップ
を1ライン配列した素子が5〜10m s eC/ライ
ンで駆動可能となってきている。
ニアイメージセンサ等を用いた画像人力装置をパーソナ
ルコンピュータに使用して文書等を入力して電子ファイ
ル化したり、あるいは、画像を入力してパーソナルコン
ピュータ上で作成したテキストと混在させたドキュメン
トファイルを作成する事などが容易となってきた。また
、撮像素子自体の高感度化に伴い、読み取り長さのワイ
ド化や高速化が進んでおり、2000画素以上のチップ
を1ライン配列した素子が5〜10m s eC/ライ
ンで駆動可能となってきている。
第5図は、このような従来例の画像入力装置からパーソ
ナルコンピュータ12のI10スロットまでの構成を示
すブロック図である。
ナルコンピュータ12のI10スロットまでの構成を示
すブロック図である。
同図において、lはイメージセンサ、2は発振器3から
のクロックに基づいて、各種のドライブ信号を発生する
ドライブ信号発生回路、4は画像入力装置の走査に応じ
てスリット窓の形成された円盤が横切ることによりエン
コーダパルスを出力するホトインタラプタ、2は原稿な
どを読み取る場合に、押し続けて操作されるスイッチ、
6はドライブ信号発生回路2からのクロックに応じてイ
メージセンサ1のシリアル出力をパラレル変換するシリ
アル/パラレル変換器、7は波形整形回路5からのエン
コーダパルスをドライブ信号発生回路2からのスタート
パルスに同期させるためのDフリップフロップ、8はシ
リアル/パラレル変換器6の出力が与えられる第1バッ
フ;、9はDフリップフロップ7の出力、スタートパル
ス、クロックおよびスイッチ11の操作に対応するスイ
ッチ信号が与えられる第2バツフア、10はアドレスデ
コーダである。
のクロックに基づいて、各種のドライブ信号を発生する
ドライブ信号発生回路、4は画像入力装置の走査に応じ
てスリット窓の形成された円盤が横切ることによりエン
コーダパルスを出力するホトインタラプタ、2は原稿な
どを読み取る場合に、押し続けて操作されるスイッチ、
6はドライブ信号発生回路2からのクロックに応じてイ
メージセンサ1のシリアル出力をパラレル変換するシリ
アル/パラレル変換器、7は波形整形回路5からのエン
コーダパルスをドライブ信号発生回路2からのスタート
パルスに同期させるためのDフリップフロップ、8はシ
リアル/パラレル変換器6の出力が与えられる第1バッ
フ;、9はDフリップフロップ7の出力、スタートパル
ス、クロックおよびスイッチ11の操作に対応するスイ
ッチ信号が与えられる第2バツフア、10はアドレスデ
コーダである。
第4図は、各部の信号の波形図であり、(A)はイメー
ジセンサlの1ラインの出力データの構成図、(B)は
ドライブ信号発生回路2から出力されるスタートパルス
、(C)はドライブ信号発生回路2から出力されるクロ
ック、(D)はイメージセンサlの出力データをそれぞ
れ示している。
ジセンサlの1ラインの出力データの構成図、(B)は
ドライブ信号発生回路2から出力されるスタートパルス
、(C)はドライブ信号発生回路2から出力されるクロ
ック、(D)はイメージセンサlの出力データをそれぞ
れ示している。
一般に、イメージセンサでは、第4図(A)に示される
ように、その1ラインには、前後にダミーデータおよび
無効データが存在し、その間に有効データが存在してい
る。スタートパルスは1、第4図(B)に示されるよう
に、lライン周期のパルスであり、また、クロックは、
画素数に応じた数が!ライン中に含まれており、例え、
ば、ダミー分16個、有効分5−12個、無効分200
個とすると、1ライン中のクロック数は、728個とな
る。これらのスタートパルスおよびクロックに同期して
イメージセンサlから被写体の原稿に応じて「1」また
は「0」のデータが第4図(D)に示されるように出力
される。
ように、その1ラインには、前後にダミーデータおよび
無効データが存在し、その間に有効データが存在してい
る。スタートパルスは1、第4図(B)に示されるよう
に、lライン周期のパルスであり、また、クロックは、
画素数に応じた数が!ライン中に含まれており、例え、
ば、ダミー分16個、有効分5−12個、無効分200
個とすると、1ライン中のクロック数は、728個とな
る。これらのスタートパルスおよびクロックに同期して
イメージセンサlから被写体の原稿に応じて「1」また
は「0」のデータが第4図(D)に示されるように出力
される。
次に、この従来例の動作を説明する。
先ず、イメージセンサ1のデータ出力は、スタートパル
スの1周期の期間、シリアル/パラレル変換器6により
パラレルデータに変換され、第1バツフア8に与えられ
、パーソナルコンピュータ12がリードする際に、アド
レスデコーダ10の出力により第1バツフア8がイネー
ブル状態とされ、データバスにデータが送出される。こ
のリードする期間の前の条件として、エンコーダパルス
、スタートパルスおよびクロックの状態と、スイッチ1
1が押されているか否かの状態が、第2バツフア9に入
力されており、アドレスデコーダIOの出力によりこの
第2バツフア9がイネーブル状態とされ、データバスに
データが送出される。
スの1周期の期間、シリアル/パラレル変換器6により
パラレルデータに変換され、第1バツフア8に与えられ
、パーソナルコンピュータ12がリードする際に、アド
レスデコーダ10の出力により第1バツフア8がイネー
ブル状態とされ、データバスにデータが送出される。こ
のリードする期間の前の条件として、エンコーダパルス
、スタートパルスおよびクロックの状態と、スイッチ1
1が押されているか否かの状態が、第2バツフア9に入
力されており、アドレスデコーダIOの出力によりこの
第2バツフア9がイネーブル状態とされ、データバスに
データが送出される。
なお、Dフリップフロップ7で、工、ンコーダパルスと
スタートパルスとの同期をとるのは、パーソナルコンピ
ュータ12側での誤動作を少なくするためのものである
が、エンコーダパルスの周期がスタートパルスに対して
十分に長い場合には、このDフリップフロップ7は、不
要である。
スタートパルスとの同期をとるのは、パーソナルコンピ
ュータ12側での誤動作を少なくするためのものである
が、エンコーダパルスの周期がスタートパルスに対して
十分に長い場合には、このDフリップフロップ7は、不
要である。
第6図は、上記動作説明のためのフローチャートである
。スイッチ1!がオンされているか、スタートパルスが
到来したかを検出し、エンコーダパルスが前の状態と変
わったか否か、すなわち、ハイレベルからローレベルあ
るいはローレベルからハイレベルに変化したかを第2バ
ツフア9の出力で判断する。
。スイッチ1!がオンされているか、スタートパルスが
到来したかを検出し、エンコーダパルスが前の状態と変
わったか否か、すなわち、ハイレベルからローレベルあ
るいはローレベルからハイレベルに変化したかを第2バ
ツフア9の出力で判断する。
次に、この条件の成立後、クロック8発分をカウントす
る毎に、データ(1バイト)をリードしていく。つまり
、シリアル/パラレル変換器6によって1バイト分のデ
ータが揃った後である。ここでは、バイト単位でデータ
をリードしているが、■6ビツトパーソナルコンピユー
タのワード転送を使用するときには、■6ビツト単位で
行うなど任意である。この例では、!ラインが728個
であるから728/8=91回繰り返し1ライン分終了
して再び元のルーチンに戻る。1画面の終了は、例えば
、表示画面を形成するメモリが512ライスであれば、
512で終了するし、または、途中でスイッチ11をオ
フしたことを検出して終了してもよい。
る毎に、データ(1バイト)をリードしていく。つまり
、シリアル/パラレル変換器6によって1バイト分のデ
ータが揃った後である。ここでは、バイト単位でデータ
をリードしているが、■6ビツトパーソナルコンピユー
タのワード転送を使用するときには、■6ビツト単位で
行うなど任意である。この例では、!ラインが728個
であるから728/8=91回繰り返し1ライン分終了
して再び元のルーチンに戻る。1画面の終了は、例えば
、表示画面を形成するメモリが512ライスであれば、
512で終了するし、または、途中でスイッチ11をオ
フしたことを検出して終了してもよい。
このような従来例の画像入力装置では、パーソナルコン
ピュータ12がデータをリードするのに許される期間は
、クロック8発分の期間であり、この期間にリードし終
わらないと、次のクロックをカウントできず、表示が右
側に間延びしたり、途中できれた表示となってしまう。
ピュータ12がデータをリードするのに許される期間は
、クロック8発分の期間であり、この期間にリードし終
わらないと、次のクロックをカウントできず、表示が右
側に間延びしたり、途中できれた表示となってしまう。
例えば、このクロックが3μsecであったとすると、
3x8=24μsecとなり、コンピュータとしては、
相当高速であることが要求される。
3x8=24μsecとなり、コンピュータとしては、
相当高速であることが要求される。
クロック3μsecというと、上述の従来例では、!ラ
インとしては、3x728=2184”i2゜2m5e
cとなり、2m5ec/ラインクラスの高速性能のイメ
ージセンサとなるが、現状でも存在しており、パーソナ
ルコンピュータの処理能力が問題となってくる。
インとしては、3x728=2184”i2゜2m5e
cとなり、2m5ec/ラインクラスの高速性能のイメ
ージセンサとなるが、現状でも存在しており、パーソナ
ルコンピュータの処理能力が問題となってくる。
また、パーソナルコンピュータI2は、クロックのカウ
ントやスタートパルスの検出等のソフト処理の負担が大
きく、例えば、データのリード時に、キーボードが操作
されるなどの割り込み処理があった場合には、誤動作と
なるからほとんどすべての割り込みルーチンを禁止して
スキャナのデータ処理を行なわねばならないという難点
がある。
ントやスタートパルスの検出等のソフト処理の負担が大
きく、例えば、データのリード時に、キーボードが操作
されるなどの割り込み処理があった場合には、誤動作と
なるからほとんどすべての割り込みルーチンを禁止して
スキャナのデータ処理を行なわねばならないという難点
がある。
〈発明の目的〉
本発明は、上述の点に鑑みて為されたものであって、パ
ーソナルコンピュータの性能に拘わらず適用できる画像
入力装置を提供することを目的とする。
ーソナルコンピュータの性能に拘わらず適用できる画像
入力装置を提供することを目的とする。
〈発明の構成〉
本発明では、上述の目的を達成するために、イメージセ
ンサで読み取ったイメージをコンピュータ等に入力する
画像入力装置において、前記イメージセンサの出力デー
タが、書き込みあるいは読み出されるメモリと、イメー
ジセンサの走査に対応するエンコーダパルスに基づいて
、前記イメージセンサのクロックを書き込みクロックと
して、また、前記コンピュータ等のクロックを読み出し
、クロックとしてそれぞれ切換出力する切換回路とを設
け、前記イメージセンサからの出力データを前記書き込
みクロックに応じて前記メモリに書き込み、該メモリの
データを前記読み出しクロックに応じて読み出して前記
コンピュータ等に送出するようにしている。
ンサで読み取ったイメージをコンピュータ等に入力する
画像入力装置において、前記イメージセンサの出力デー
タが、書き込みあるいは読み出されるメモリと、イメー
ジセンサの走査に対応するエンコーダパルスに基づいて
、前記イメージセンサのクロックを書き込みクロックと
して、また、前記コンピュータ等のクロックを読み出し
、クロックとしてそれぞれ切換出力する切換回路とを設
け、前記イメージセンサからの出力データを前記書き込
みクロックに応じて前記メモリに書き込み、該メモリの
データを前記読み出しクロックに応じて読み出して前記
コンピュータ等に送出するようにしている。
上記構成によれば、イメージセンサの出力データを、イ
メージセンサのクロックでメモリに書き込み、読み出し
時には、コンピュータ等のクロックで随時にリードする
ことができることになり、ソフト処理が軽減され、コン
ピュータのアクセスタイムに、システム全体が依存する
ことなく、処理が可能となる。
メージセンサのクロックでメモリに書き込み、読み出し
時には、コンピュータ等のクロックで随時にリードする
ことができることになり、ソフト処理が軽減され、コン
ピュータのアクセスタイムに、システム全体が依存する
ことなく、処理が可能となる。
〈実施例〉
以下、図面によって本発明の実施例について詳細に説明
する。第1図は、本発明の一実施例のブロック図であり
、第5図の従来例に対応する部分には、同一の参照符を
付す。
する。第1図は、本発明の一実施例のブロック図であり
、第5図の従来例に対応する部分には、同一の参照符を
付す。
同図において、■はイメージセンサ、2は発振器3から
のクロックに基づいて、各種のドライブ信号を発生する
ドライブ信号発生回路、4は画像入力装置の走査に応じ
てスリット窓の形成された円盤が横切ることによりエン
コーダパルスを出力するホトインタラプタ、11は原稿
などを読み取る場合に、押し続けて操作されるスイッチ
、6は後述のラインメモリ13からのシリアルデータを
パラレルデータに変換するシリアル/パラレル変換器、
7は波形整形回路5からのエンコーダパルスS1をドラ
イブ信号発生回路2からのスタートパルスS2に同期さ
せるためのDフリップフロップ、8はシリアル/パラレ
ル変換器6の出力が与えられる第1バツフ1.9はDフ
リップフロップ7の出力S6およびスイッチ信号S5が
与えられる第2バツフア、10はアドレスデコーダであ
る。
のクロックに基づいて、各種のドライブ信号を発生する
ドライブ信号発生回路、4は画像入力装置の走査に応じ
てスリット窓の形成された円盤が横切ることによりエン
コーダパルスを出力するホトインタラプタ、11は原稿
などを読み取る場合に、押し続けて操作されるスイッチ
、6は後述のラインメモリ13からのシリアルデータを
パラレルデータに変換するシリアル/パラレル変換器、
7は波形整形回路5からのエンコーダパルスS1をドラ
イブ信号発生回路2からのスタートパルスS2に同期さ
せるためのDフリップフロップ、8はシリアル/パラレ
ル変換器6の出力が与えられる第1バツフ1.9はDフ
リップフロップ7の出力S6およびスイッチ信号S5が
与えられる第2バツフア、10はアドレスデコーダであ
る。
かかる構成は、基本的に第5図の従来例と同様であり、
また、第4図に基づいて説明したように、イメージセン
サlの1ラインの出力には、有効データの前後にダミー
データおよび無効データが存在し、この実施例では、上
述の従来例と同様に、ダミー916個、有効分512個
、無効分200個の1ライン728個より構成される。
また、第4図に基づいて説明したように、イメージセン
サlの1ラインの出力には、有効データの前後にダミー
データおよび無効データが存在し、この実施例では、上
述の従来例と同様に、ダミー916個、有効分512個
、無効分200個の1ライン728個より構成される。
こ0実施例の画像入力装置では、イメージセンサlの出
力データが、■ライン分書き込みあるいは読み出される
ラインメモリ13がイメージセンサlとシリアル/パラ
レル変換器6との間に設けられるととらに、Dフリップ
フロップ7からのエンコーダパルスS6に基づいて、ド
ライブ信号発主回路2からのイメージセンサ1のクロッ
クs3を書き込みクロックとして、また、パーソナルコ
ンピュータI2のクロック(CPUクロック)を読み出
しクロックとしてそれぞれ切換出力する切換スイッチI
4とを設けている。
力データが、■ライン分書き込みあるいは読み出される
ラインメモリ13がイメージセンサlとシリアル/パラ
レル変換器6との間に設けられるととらに、Dフリップ
フロップ7からのエンコーダパルスS6に基づいて、ド
ライブ信号発主回路2からのイメージセンサ1のクロッ
クs3を書き込みクロックとして、また、パーソナルコ
ンピュータI2のクロック(CPUクロック)を読み出
しクロックとしてそれぞれ切換出力する切換スイッチI
4とを設けている。
この実施例では、後述のように、Dフリップフロップ7
から出力されるエンコーダパルスS6がハイレベルの期
間に、前記書き込みクロックS3に従ってイメージセン
サ!からの出力データをラインメモリI3に書き込み、
エンコーダパルスS6がローレベルの期間に、前記読み
出しクロックに従ってラインメモリ13のデータを読み
出してシリアル/パラレル変換器6に出力し、第1 バ
ッファ8を介してパーソナルコンピュータ12に送出す
るようにしている。
から出力されるエンコーダパルスS6がハイレベルの期
間に、前記書き込みクロックS3に従ってイメージセン
サ!からの出力データをラインメモリI3に書き込み、
エンコーダパルスS6がローレベルの期間に、前記読み
出しクロックに従ってラインメモリ13のデータを読み
出してシリアル/パラレル変換器6に出力し、第1 バ
ッファ8を介してパーソナルコンピュータ12に送出す
るようにしている。
パーソナルコンピュータ12からのクロックは、カウン
タ16とアンドゲート17とから成るゲート回路15に
よってバイト単位の読み出しクロックとして出力され、
また、この読み出しクロックは、シリアル/パラレル変
換器6に変換用のクロックとじて与えられろ。このゲー
ト回路15のカウンタ16は、アドレスデコーダIOの
出力によりリセットされるようになっている。
タ16とアンドゲート17とから成るゲート回路15に
よってバイト単位の読み出しクロックとして出力され、
また、この読み出しクロックは、シリアル/パラレル変
換器6に変換用のクロックとじて与えられろ。このゲー
ト回路15のカウンタ16は、アドレスデコーダIOの
出力によりリセットされるようになっている。
次に、上記構成を有する画像入力装置の動作を第2図の
信号波形図に基づいて説明する。
信号波形図に基づいて説明する。
第2図(A)は画像入力装置の走査に応じて波形整形回
路5から出力されるエンコーダパルスS11第2図(B
)はドライブ信号発生回路2から出力されるスタートパ
ルスS2、第2図(C)はドライブ信号発生回路2から
出力されるイメージセンサのクロックS3、第2図(D
)はイメージセンサlのデータ出力S4、第2図(E)
はスイッチ1にの操作に対応するスイッチ信号S5、第
2図(F)はDフリップフロップ7から出力されるエン
コーダパルスS6、第2図(G)は切換スイッチ14か
ら出力されるラインメモリ13のクロックS7、第2図
(H)は第2図(G)の拡大図である。
路5から出力されるエンコーダパルスS11第2図(B
)はドライブ信号発生回路2から出力されるスタートパ
ルスS2、第2図(C)はドライブ信号発生回路2から
出力されるイメージセンサのクロックS3、第2図(D
)はイメージセンサlのデータ出力S4、第2図(E)
はスイッチ1にの操作に対応するスイッチ信号S5、第
2図(F)はDフリップフロップ7から出力されるエン
コーダパルスS6、第2図(G)は切換スイッチ14か
ら出力されるラインメモリ13のクロックS7、第2図
(H)は第2図(G)の拡大図である。
この実施例の画像入力装置では、第2図(F)に示され
るように、Dフリップフロップ7から出力されるエンコ
ーダパルスS6のハイレベルの期間に、イメージセンサ
1の出力データの1ライン分が、切換スイッチ14から
の第2図(G) 、(H)に示されるイメージセンサの
728発のクロックS3を書き込みクロックとしてライ
ンメモリI3に書き込まれ、また、エンコーダパルスS
6がローレベルの期間に、ラインメモリ13のデータが
、切換スイッチ14からの第2図(G)、(H)に示さ
れる8発ずつ計91回のパーソナルコンピュータ12の
クロックを読み出しクロックとして読み出されてシリア
ル/パラレル変換器6に出力される。
るように、Dフリップフロップ7から出力されるエンコ
ーダパルスS6のハイレベルの期間に、イメージセンサ
1の出力データの1ライン分が、切換スイッチ14から
の第2図(G) 、(H)に示されるイメージセンサの
728発のクロックS3を書き込みクロックとしてライ
ンメモリI3に書き込まれ、また、エンコーダパルスS
6がローレベルの期間に、ラインメモリ13のデータが
、切換スイッチ14からの第2図(G)、(H)に示さ
れる8発ずつ計91回のパーソナルコンピュータ12の
クロックを読み出しクロックとして読み出されてシリア
ル/パラレル変換器6に出力される。
パーソナルコンピュータ12は、読み出しクロック8発
終了、すなわち、シリアル/パラレル変換器6によって
lバイト分のデータが揃った後に、データ(lバイト)
をリードしていき、!ラインが728個であるから72
8/8=91回繰り返して1912分終了する。なお、
パーソナルコンピュータ12のリードの前提として、エ
ンコーダパルスS6がローレベルで、かつ、スイッチ1
1が押されていることが必要であり、これは第2バツフ
ア9の出力により判断される。
終了、すなわち、シリアル/パラレル変換器6によって
lバイト分のデータが揃った後に、データ(lバイト)
をリードしていき、!ラインが728個であるから72
8/8=91回繰り返して1912分終了する。なお、
パーソナルコンピュータ12のリードの前提として、エ
ンコーダパルスS6がローレベルで、かつ、スイッチ1
1が押されていることが必要であり、これは第2バツフ
ア9の出力により判断される。
このように、エンコーダパルスS6のハイレベルの期間
に、lライン分のデータをイメージセンサIのクロック
S3を書き込みクロックとしてラインメモリ13に一旦
書き込み、エンコーダパルスS6がローレベルの期間に
、このラインメモリ13のデータを、パーソナルコンピ
ュータI2のクロックを読み出しクロックとして読み出
してパーソナルコンピュータ12の送出するようにして
いるので、パーソナルコンピュータI2では、エンコー
ダパルスS6がローレベルの期間に、任意の周期で1ラ
イン分のデータをリードすればよく、従来例のように、
スタートパルスの検出やクロック8寿のカウント等の処
理を必要とせずに、ラインメモリ13のデータをバイト
単位で転送すればよく、パーソナルコンピュータ12の
処理スピードに限定されることが少なくなるとともに、
従来例のようにイメージセンサlの出力データを読み取
るほとんどすべての期間に亘ってパーソナルコンビュー
タ12の割り込みを禁止する必要がなくなる。
に、lライン分のデータをイメージセンサIのクロック
S3を書き込みクロックとしてラインメモリ13に一旦
書き込み、エンコーダパルスS6がローレベルの期間に
、このラインメモリ13のデータを、パーソナルコンピ
ュータI2のクロックを読み出しクロックとして読み出
してパーソナルコンピュータ12の送出するようにして
いるので、パーソナルコンピュータI2では、エンコー
ダパルスS6がローレベルの期間に、任意の周期で1ラ
イン分のデータをリードすればよく、従来例のように、
スタートパルスの検出やクロック8寿のカウント等の処
理を必要とせずに、ラインメモリ13のデータをバイト
単位で転送すればよく、パーソナルコンピュータ12の
処理スピードに限定されることが少なくなるとともに、
従来例のようにイメージセンサlの出力データを読み取
るほとんどすべての期間に亘ってパーソナルコンビュー
タ12の割り込みを禁止する必要がなくなる。
さらに、データのリードは、エンコーダパルスS6のロ
ーレベル期間、すなわち、最低でもIラインの期間、し
たがって、上述の従来例の場合では、2.2m s e
cの期間内に終えればよいので、十分余裕をもって処
理できることになり、たいていのコンピュータに適用で
きることになる。
ーレベル期間、すなわち、最低でもIラインの期間、し
たがって、上述の従来例の場合では、2.2m s e
cの期間内に終えればよいので、十分余裕をもって処
理できることになり、たいていのコンピュータに適用で
きることになる。
第3図は、上述の動作に対応するフローチャートである
。
。
先ず、ステップn1では、パーソナルコンピュータI2
の表示画面をクリアしてステップn2に移り、スイッチ
2がオンされているか否かを判断し、オンされていると
判断したときには、ステップn3に移り、エンコーダパ
ルスS6がローレベルであるか否かを判断し、ローレベ
ルであるときには、ステップn4に移ってデータをリー
ドし、ステップn5に移る。
の表示画面をクリアしてステップn2に移り、スイッチ
2がオンされているか否かを判断し、オンされていると
判断したときには、ステップn3に移り、エンコーダパ
ルスS6がローレベルであるか否かを判断し、ローレベ
ルであるときには、ステップn4に移ってデータをリー
ドし、ステップn5に移る。
ステップn5では、1ラインのデータのリードが終了し
たか否かを判断し、終了したと判断したときには、ステ
ップn6に移り、スイッチ11がオンされているか否か
を判断し、オンされている判断したときには、ステップ
n7に移り、一画面のデータのリードが終了したか否か
を判断し、終了したと判断したときには、終了する。
たか否かを判断し、終了したと判断したときには、ステ
ップn6に移り、スイッチ11がオンされているか否か
を判断し、オンされている判断したときには、ステップ
n7に移り、一画面のデータのリードが終了したか否か
を判断し、終了したと判断したときには、終了する。
上述の実施例では、エンコーダパルスS6のハイレベル
の期間にラインメモリ13にデータを書き込み、ローレ
ベルの期間に読み出すようにしたけれども、本発明の他
の実施例として逆にしてもよいのは勿論である。
の期間にラインメモリ13にデータを書き込み、ローレ
ベルの期間に読み出すようにしたけれども、本発明の他
の実施例として逆にしてもよいのは勿論である。
また、本発明は、画像入力装置自体を手操作する、いわ
ゆるハンディタイプに限らず、原稿を据え置いて画像入
力装置をモータで駆動するタイプにも適用できるのは勿
論である。
ゆるハンディタイプに限らず、原稿を据え置いて画像入
力装置をモータで駆動するタイプにも適用できるのは勿
論である。
〈発明の効果〉
以上のよう1ご本発明によれば、メモリを設けてイメー
ジセンサの出力データを、イメージセンサのクロックで
該メモリに一旦書き込み、読み出し時には、コンピュー
タ等のクロックでメモリのデータを読み出すように構成
したので、従来例のようなスタートパルスの検出やクロ
ックのカウントの必要がなくなり、ソフト処理が軽減さ
れ、データをリードする期間の余裕が十分とれることに
なり、たいていのパーソナルコンピュータに適用できる
ことになる。
ジセンサの出力データを、イメージセンサのクロックで
該メモリに一旦書き込み、読み出し時には、コンピュー
タ等のクロックでメモリのデータを読み出すように構成
したので、従来例のようなスタートパルスの検出やクロ
ックのカウントの必要がなくなり、ソフト処理が軽減さ
れ、データをリードする期間の余裕が十分とれることに
なり、たいていのパーソナルコンピュータに適用できる
ことになる。
第1図は本発明の一実施例のブロック図、第2図は第1
図の各部の信号波形図、第3図は第1図の動作説明に供
するフローチャート、第4図は各部の信号波形図、第5
図は従来例のブロック図、第6図は従来例の動作説明の
ためのフローチャートである。 l・・・イメージセンサ、12・・・パーソナルコンピ
ュータ、13・・・ラインメモリ、14・・・切換スイ
ッチ(切換回路)。
図の各部の信号波形図、第3図は第1図の動作説明に供
するフローチャート、第4図は各部の信号波形図、第5
図は従来例のブロック図、第6図は従来例の動作説明の
ためのフローチャートである。 l・・・イメージセンサ、12・・・パーソナルコンピ
ュータ、13・・・ラインメモリ、14・・・切換スイ
ッチ(切換回路)。
Claims (1)
- (1)イメージセンサで読み取ったイメージをコンピュ
ータ等に入力する画像入力装置において、前記イメージ
センサの出力データが、書き込みあるいは読み出される
メモリと、 イメージセンサの走査に対応するエンコーダパルスに基
づいて、前記イメージセンサのクロックを書き込みクロ
ックとして、また、前記コンピュータ等のクロックを読
み出しクロックとしてそれぞれ切換出力する切換回路と
を設け、 前記イメージセンサからの出力データを前記書き込みク
ロックに応じて前記メモリに書き込み、該メモリのデー
タを前記読み出しクロックに応じて読み出して前記コン
ピュータ等に送出することを特徴とする画像入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272361A JPH0769956B2 (ja) | 1987-10-28 | 1987-10-28 | 画像入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272361A JPH0769956B2 (ja) | 1987-10-28 | 1987-10-28 | 画像入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01113875A true JPH01113875A (ja) | 1989-05-02 |
| JPH0769956B2 JPH0769956B2 (ja) | 1995-07-31 |
Family
ID=17512809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62272361A Expired - Fee Related JPH0769956B2 (ja) | 1987-10-28 | 1987-10-28 | 画像入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0769956B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992005508A1 (fr) * | 1990-09-25 | 1992-04-02 | Canon Kabushiki Kaisha | Equipement de commande d'image |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58179064A (ja) * | 1982-04-15 | 1983-10-20 | Sony Corp | フレ−ムメモリ−装置 |
-
1987
- 1987-10-28 JP JP62272361A patent/JPH0769956B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58179064A (ja) * | 1982-04-15 | 1983-10-20 | Sony Corp | フレ−ムメモリ−装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992005508A1 (fr) * | 1990-09-25 | 1992-04-02 | Canon Kabushiki Kaisha | Equipement de commande d'image |
| US5615313A (en) * | 1990-09-25 | 1997-03-25 | Canon Kabushiki Kaisha | Image processing apparatus having selectable control of image color signals for processing image information between a plurality of apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0769956B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6243744A (ja) | マイクロコンピユ−タ | |
| JPS6389961A (ja) | セマフォ回路 | |
| JPH01113875A (ja) | 画像入力装置 | |
| JPH01113876A (ja) | 画像入力装置 | |
| JPH051504B2 (ja) | ||
| JPH0721103A (ja) | データ転送装置 | |
| JP3563223B2 (ja) | レジスタ回路 | |
| JPS63267060A (ja) | 画情報バツフア制御方法 | |
| JP2704063B2 (ja) | Ccdイメージセンサ制御回路 | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JPH11273380A (ja) | Lsi動作モード設定信号取り込み方法およびモード信号取り込み機能つきlsi | |
| US5479165A (en) | Two-dimensional coding apparatus | |
| JPH01169691A (ja) | Icカード | |
| JP2712414B2 (ja) | 画像記憶回路 | |
| JP2000293482A (ja) | コンピュータシステム及び同システムに於ける表示制御方法 | |
| SU1689964A1 (ru) | Устройство сопр жени видеоконтроллера и процессора через общую пам ть | |
| JP2884620B2 (ja) | ディジタル画像処理装置 | |
| JPH01124023A (ja) | ビット・ブロック・トランスファーlsiのビデイオ信号変換回路 | |
| JPH0281567A (ja) | 復号化装置 | |
| JPH0568143B2 (ja) | ||
| JPH03273322A (ja) | 計算機 | |
| JPH01191981A (ja) | 画像処理表示システム | |
| JPH03175527A (ja) | Fifo制御回路 | |
| JPH023853A (ja) | Cpuのインタフェース方法 | |
| JPH0239383A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |