JPH01114080A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH01114080A JPH01114080A JP62270141A JP27014187A JPH01114080A JP H01114080 A JPH01114080 A JP H01114080A JP 62270141 A JP62270141 A JP 62270141A JP 27014187 A JP27014187 A JP 27014187A JP H01114080 A JPH01114080 A JP H01114080A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- thickness
- built
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜トランジスタ（Ｔ Ｐ Ｔ）に係り。
特に、窒化シリコン（Ｓ ｉ Ｎ）をゲート絶縁膜とし
、非晶質水素化シリコン（ａ−５ｉ）を半導体膜とする
ＴＰＴの閾値電圧のシフトを低減するに好適なトランジ
スタ構造に関する。
、非晶質水素化シリコン（ａ−５ｉ）を半導体膜とする
ＴＰＴの閾値電圧のシフトを低減するに好適なトランジ
スタ構造に関する。
従来のａ−８ｉを半導体膜とするＴＰＴは、特開昭５８
−３２８９号に記載のように、ゲート絶縁膜にＳｉＮと
ａ−８ｉを連続してｐ−ｃｖｐ法で堆積する方法がとら
れていた。この方法は、ＳｉＮとａ−８ｉ界面の準位の
低減に有効であり、そのため、ＴＰＴの動作安定性もこ
の方式で作られたものが最良であると信じられていた。
−３２８９号に記載のように、ゲート絶縁膜にＳｉＮと
ａ−８ｉを連続してｐ−ｃｖｐ法で堆積する方法がとら
れていた。この方法は、ＳｉＮとａ−８ｉ界面の準位の
低減に有効であり、そのため、ＴＰＴの動作安定性もこ
の方式で作られたものが最良であると信じられていた。
しかしながら、従来技術で作製されたＴＰＴにゲート電
圧を印加して長時間放置した場合、閾値電圧がしだいに
シフトするという問題は残されたま゛まであった。この
シフト量は、ＳｉＮ及びａ −８ｉ膜堆積温度の上昇に
より減少するなど膜製作条性を改良することにより低減
は出来るが、まだ、充分な値ではなかった。
圧を印加して長時間放置した場合、閾値電圧がしだいに
シフトするという問題は残されたま゛まであった。この
シフト量は、ＳｉＮ及びａ −８ｉ膜堆積温度の上昇に
より減少するなど膜製作条性を改良することにより低減
は出来るが、まだ、充分な値ではなかった。
上記した閾値電圧のシフトは、ＳｉＮゲート絶縁膜の半
導体層（ａ−８ｉ層）側表面に極めて薄い酸化層を形成
することにより、大幅に低減できる。
導体層（ａ−８ｉ層）側表面に極めて薄い酸化層を形成
することにより、大幅に低減できる。
ＳｉＮ表面に酸化層を形成した場合とＳｉＮを酸化物１
例えば５ｉｆｔに変えた場合とでは闇値電圧のシフトの
状況はまったく異なり、その改善の原理は不明である。
例えば５ｉｆｔに変えた場合とでは闇値電圧のシフトの
状況はまったく異なり、その改善の原理は不明である。
以下１本発明の一実施例を第１図により説明する。まず
、ガラス基板１上にＣｒ膜２を堆積した後、ホトエツチ
ング法により、ゲート電極パターンに加工する。その後
、プラズマＣＶＤ法でＳｉＮ３を堆積した。この堆積に
はＳｉＨ４とＮＨａ 、Ｎｘ混合ガスを使用した。Ｓｉ
Ｎ膜の厚さは０．３ μｍである。その後、同−ＣＶＤ
装置中に０２ガスを導入した。ガス圧力は０．０６Ｔ
ｏ ｒ ｒである。高周波電力を０．０２ Ｗ／ｌ−ｊ
の密度で印加することにより酸素プラズマ、を形成し、
ＳｉＮ表面を酸化して酸化層４を形成した。放電時間は
２０分であり、基板温度は３２０℃である。
、ガラス基板１上にＣｒ膜２を堆積した後、ホトエツチ
ング法により、ゲート電極パターンに加工する。その後
、プラズマＣＶＤ法でＳｉＮ３を堆積した。この堆積に
はＳｉＨ４とＮＨａ 、Ｎｘ混合ガスを使用した。Ｓｉ
Ｎ膜の厚さは０．３ μｍである。その後、同−ＣＶＤ
装置中に０２ガスを導入した。ガス圧力は０．０６Ｔ
ｏ ｒ ｒである。高周波電力を０．０２ Ｗ／ｌ−ｊ
の密度で印加することにより酸素プラズマ、を形成し、
ＳｉＮ表面を酸化して酸化層４を形成した。放電時間は
２０分であり、基板温度は３２０℃である。
その後、酸素を除き、５ｉＨａ とＨ２混合ガスを導入
し、ａ−８ｉ膜５をプラズマＣＶＤにより堆積した。膜
厚は０．３ μｍである。その後、Ｐを２％程度ドー
プしたｎ型のａ−８ｉ膜６を堆積した膜厚は０．０３
ａｍである６次に、Ｃｒ７／ＡＱ８２重膜をそれぞれ
０．１ μｍと０．３ ｐｍ堆積し、ホトエツチン
グ法で加工し、ソースとドレイン電極とした後、ドライ
エツチング法でチャンネル部のｎ形ａ−５ｉ膜を除去し
た。さらに。
し、ａ−８ｉ膜５をプラズマＣＶＤにより堆積した。膜
厚は０．３ μｍである。その後、Ｐを２％程度ドー
プしたｎ型のａ−８ｉ膜６を堆積した膜厚は０．０３
ａｍである６次に、Ｃｒ７／ＡＱ８２重膜をそれぞれ
０．１ μｍと０．３ ｐｍ堆積し、ホトエツチン
グ法で加工し、ソースとドレイン電極とした後、ドライ
エツチング法でチャンネル部のｎ形ａ−５ｉ膜を除去し
た。さらに。
ｐ−ＣＶＤ法でＳｉＮ膜９を保護膜として形成した。
この方法で形成したａ −Ｓ ｉ Ｔ Ｆ Ｔと従来方
法で形成したＴＰＴをそれぞれゲート電圧＋３０Ｖと一
３０Ｖを各１０００秒印加した時の閾値電圧のシフト量
を第２図に示す。本発明によるＴＰＴの方が、正方向、
負方向共に閾値電圧のシフト力）少ない。
法で形成したＴＰＴをそれぞれゲート電圧＋３０Ｖと一
３０Ｖを各１０００秒印加した時の閾値電圧のシフト量
を第２図に示す。本発明によるＴＰＴの方が、正方向、
負方向共に閾値電圧のシフト力）少ない。
なお、この酸化層の厚さは数十人〜数百人の範囲にあり
、酸化層の形成によって移動度の劣化は見られなかった
。さらに、オフ電流は、従来方式のサンプルとほぼ同程
度もしくはそれ以下であった。
、酸化層の形成によって移動度の劣化は見られなかった
。さらに、オフ電流は、従来方式のサンプルとほぼ同程
度もしくはそれ以下であった。
ここでは、酸化層の形成に酸素プラズマを用いたが、こ
こで使用するガスは酸素を数％以上含むＨｚもしくはＮ
ｚ 、 Ａ ｒ等でも同じような改善効果が見られた。
こで使用するガスは酸素を数％以上含むＨｚもしくはＮ
ｚ 、 Ａ ｒ等でも同じような改善効果が見られた。
本発明によれば、ゲート絶縁膜ＳｉＮ表面に酸化層を形
成することにより、ａ−８ｉＴＰＴの安定性を大幅に改
善することが出来るので、例えば。
成することにより、ａ−８ｉＴＰＴの安定性を大幅に改
善することが出来るので、例えば。
これを用いた液晶デイスプレィの特性の長期信頼性を向
上できる効果がある。
上できる効果がある。
第１図は本発明の一実施例のＴＰＴの断面図。
第２図は本発明により効果を示す閾値電圧のシフト量を
表わす図である。 １・・・ガラス基板、２・・・Ｃｒ、３・・・ＳｉＮ、
４・・・酸 。 化層、５− ａ −３ｉ、６− ａ −Ｓ ｉのｎ層、
７・・・Ｃｒ、８−ＡＱ、９−８ｉＮ。 第 ／［！］
表わす図である。 １・・・ガラス基板、２・・・Ｃｒ、３・・・ＳｉＮ、
４・・・酸 。 化層、５− ａ −３ｉ、６− ａ −Ｓ ｉのｎ層、
７・・・Ｃｒ、８−ＡＱ、９−８ｉＮ。 第 ／［！］
Claims (1)
- 【特許請求の範囲】 １、シリコンと窒素の化合物からなるゲート絶縁膜上に
非晶質水素化シリコンを半導体として積層した薄膜トラ
ンジスタにおいて、前記ゲート絶縁膜の前記非晶質化シ
リコン側表面に極めて薄い酸化層を有することを特徴と
する薄膜トランジスタ。 ２、前記酸化層が、前記ゲート絶縁膜の前記非晶質化シ
リコン側表面を酸化することにより形成されたものであ
ることを特徴とする特許請求の範囲第１項記載の薄膜ト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270141A JPH01114080A (ja) | 1987-10-28 | 1987-10-28 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270141A JPH01114080A (ja) | 1987-10-28 | 1987-10-28 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01114080A true JPH01114080A (ja) | 1989-05-02 |
Family
ID=17482117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62270141A Pending JPH01114080A (ja) | 1987-10-28 | 1987-10-28 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01114080A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5198694A (en) * | 1990-10-05 | 1993-03-30 | General Electric Company | Thin film transistor structure with improved source/drain contacts |
| KR100282425B1 (ko) * | 1997-10-10 | 2001-04-02 | 김영환 | 캐패시터의제조방법 |
| US7507991B2 (en) | 1991-06-19 | 2009-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and thin film transistor and method for forming the same |
-
1987
- 1987-10-28 JP JP62270141A patent/JPH01114080A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5198694A (en) * | 1990-10-05 | 1993-03-30 | General Electric Company | Thin film transistor structure with improved source/drain contacts |
| US5362660A (en) * | 1990-10-05 | 1994-11-08 | General Electric Company | Method of making a thin film transistor structure with improved source/drain contacts |
| US7507991B2 (en) | 1991-06-19 | 2009-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and thin film transistor and method for forming the same |
| KR100282425B1 (ko) * | 1997-10-10 | 2001-04-02 | 김영환 | 캐패시터의제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950008261B1 (ko) | 반도체장치의 제조방법 | |
| JPS60113971A (ja) | 薄膜電界効果型半導体装置及びその製造方法 | |
| JPS59141271A (ja) | 薄膜トランジスタ | |
| JPS6251264A (ja) | 薄膜トランジスタの製造方法 | |
| KR100404351B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US5597738A (en) | Method for forming isolated CMOS structures on SOI structures | |
| JPS6165477A (ja) | 半導体装置 | |
| JPS61263273A (ja) | 薄膜半導体装置の製造方法 | |
| US6200837B1 (en) | Method of manufacturing thin film transistor | |
| JP3057770B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS62141776A (ja) | 薄膜トランジスタ | |
| US6583480B1 (en) | Electro-optical element having protective film on top and side surfaces of buffer layer | |
| WO2005055325A1 (ja) | トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置 | |
| JPH11274505A (ja) | 薄膜トランジスタ構造およびその製造方法 | |
| JPH03165066A (ja) | 多結晶シリコン薄膜トランジスタ及びその製造方法 | |
| JPH09162405A (ja) | 半導体装置およびその作製方法 | |
| KR970005952B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPH04302438A (ja) | 薄膜トランジスタ | |
| JPH0348670B2 (ja) | ||
| JPS61208876A (ja) | 薄膜トランジスタ | |
| JPH0334374A (ja) | 薄膜トランジスタ | |
| JPS5914672A (ja) | 薄膜トランジスタの製造方法 | |
| EP0408653A1 (en) | Gate dielectric for a thin film field effect transistor | |
| JPH0221663A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04299571A (ja) | 薄膜トランジスタ |