JPH01114231A - ディジタルインタフェース回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＤＡＴ　（ディジタル・オーディオ・テープ
レコーダ）等の内部で処理されるディジタルインタフェ
ース信号から所望の信号を分離復調するために使用され
るディジタルインタフェース回路に関する。

（従来の技術） 例えばディジタル・オーディオ・テープレコーダ（ＤＡ
Ｔ）の再生回路においては、磁気ヘッドの出力信号（デ
ィジタル信号）を所定のディジタル回路で処理するため
にディジタルインタフェース回路が設けられている。

上記磁気ヘッドの出力信号には、オーディオデータとチ
ャネル・ステータス信号とユーザーズ・ビット等が含ま
れている。ディジタルインクフェース回路は、このよう
な信号から、オーディオデータとそれ以外のデータとを
分離復調し、オーディオデータはその後アナログ変換し
てメインアンプ等に供給され、その他のデータは制御用
として使用される。このように入力信号から制御信号等
を確実に分離復調するために、従来、ディジタルインタ
フェース回路にはフェーズ・ロックド・ループ回路（Ｐ
ＬＬ回路）が設けられていた。

第２図にそのような従来のディジタルインタフェース回
路のブロック図を示した。

図において、受信部１は端子２からディジタルインタフ
ェース信号の入力を受ける回路で、これに信号処理回路
３が接続され、この信号処理回路３においてディジタル
インタフェース信号の分離復調等が行なわれる。

ここでこの回路には、受信部１の出力信号を取り込む位
相比較器４と、電圧制御発振器（ＶＣＯ）５とが設けら
れている。この位相比較器４と電圧制御発振器５とは、
既知のＰＬＬ回路を構成している。即ち、受信部１に入
力した入力信号と同期をとるために、電圧制御発振器５
の出力信号が使用されるが、両者の信号は位相比較器４
によって比較され、その位相差が検出されてこの位相差
がＯになるように電圧制御発振器５の出力する同期信号
が補正される。入力信号との同期が完全にとれた場合、
いわゆるＰＬＬがロックされた状態となり、このときの
電圧制御発振器５の出力する同期信号が信号処理回路３
において、制御用のシステム・クロックとして使用され
る。

（発明が解決すべき問題点） ところでディジタル・オーディオ・テープレコーダにお
いては、このディジタルインタフェース回路に入力する
信号が、例えば３２ＫＨｚ、４４．１ＫＨｚ、４８ＫＨ
ｚ等数種の周波数範囲となる。従って、電圧制御発振器
５の出力する同期信号も、少なくともこの３種のサンプ
リング周　゛波数を含む広帯域の特性が要求される。

ところが一般に、発振器の発振周波数範囲を広くすると
その安定性が悪くなってしまう。このため、その同期信
号をシステム・クロックに使用すると、信号処理回路３
においてオーディオデータを処理する場合、いわゆるジ
ッタが増加してその　　゛ハイ・ファイ特性が低下する
。従って、信号処理回路３のシステム・クロックとして
使用される同期信号には、高い安定性と低いジッタ特性
が要求されるにもかかわらず、コスト面を考慮すると、
その実現が容易でないという問題点があった。

（問題点を解決するための手段） 本発明は以上の点に着目してなされたもので、ディジタ
ルインタフェース信号を受け入れ、このディジタルイン
タフェース信号に含まれる所定の信号を分離復調するも
のにおいて、２種以上のディジタルインタフェース信号
の復調のための、２種以上のサンプリング周波数を含む
広帯域の同期信号を発生する第１のＰ　Ｌ”Ｌ回路ｉ、
前記２種以上のサンプリング周波数に対応する同期信号
を所定の要求精度範囲で発生し、前記第１のＰＬＬ回路
で復調された信号のジッタの補正処理をする第２のＰＬ
Ｌ回路とを有し、前記第２のＰ’ＬＬ回路は、所定の要
求精度範囲で発振する高安定度発振器と、前記第１のＰ
ＬＬ回路において復調されたディジタルインタフェース
信号に含まれる周波数情報に基づいて、前記高安定度発
振器の発振出力を分周して前記同期信号を得る分周器と
を有することを特徴とするディジタルインタフェース回
路を提供することを目的とするものである。　″（発明
の実施例） 第１図は、本発明のディジタルインタフェース回路の実
施例を示すブロック図である。

図において、受信部１は端子２から入力するディジタル
インタフェース信号を受け入れ、これを信号処理回路３
が処理する構成とされており、これは第２図に示すブロ
ックと同様の構成となっている。

ここで、受信部１の出力信号を受け入れる位相比較器４
とこれに接続された広帯域発振器例えば電圧制御発振器
５とにより第１のＰＬＬ回路Ａが構成されている。この
第１のＰＬＬ回路Ａは、第２図に示したＰＬＬ回路と全
く同一の構成のものである。従って、受信部ｌにおいて
受信する２種以上のディジタルインタフェース信号に対
し、２種以上のサンプリング周波数を含む広帯域の同期
信号を電圧制御発振器５が出力する構成とされている。

更にこの回路には、受信部１の出力を受け入れる制御回
路６と位相比較器７と分周器８と高安定度発振器９が設
けられ、これらが第２のＰＬＬ回路回路槽成している。

ここでこの高安定度発振器９は、受信部１において受信
される信号に対して使用されるべき２種以上のサンプリ
ング周波数に対応する同期信号を所定の要求精度範囲で
発生する、例えば水晶発振器からなる発振回路から構成
されている。

又、分周器８は、この高安定度発振器９の出力信号を分
周し所定の同期信号を位相比較器７及び信号処理回路３
に供給する回路である。またこの分周器８は、制御回路
６の出力する制御信号により、分周比を切り換える可変
式のものである。

位相比較器７は、受信部１が受信したディジタルインタ
フェース信号と分周器８から出力される同期信号とを比
較し、その位相差を検出して高安定度発振器９の出力信
号を補正するために設けられた回路である。

本発明において、この第２のＰＬ、Ｌ回路Ｂは、制御回
路６による選択に従って、分周器８が、高安定度発振器
９の出力信号を分周して、所定の高精度の同期信号を作
成する。

次に第１図のディジタルインタフェース回路の詳細な動
作を説明する。

まず、受信部１に端子２からディジタルインタフェース
信号が入力すると、第１のＰＬＬ回路回路口作し、これ
がロックすればそのディジタルインタフェース信号の復
調が可能となる。

制御回路６は、そのディジタルインタフェース信号に含
まれるチャネル・ステータス信号を解読し、その中から
サンプリング周波数を示す周波数情報を読み取る。

第１のＰＬＬ回路への広帯域電圧制御発振器５は、その
帯域特性から、ある程度安定性が悪いことは第２図で説
明した通りであるが、ディジタルインタフェース信号の
中からこのチャネル・ステータス信号を復調し解読する
機能については支障がない。従って、制御回路６はその
動作を容易に実行することができる。

ここでサンプリング周波数情報が得られると、制御回路
６は分周器８に対して所定の分周比を指示する。これに
より、高安定度発振器９の出力信号はその分周比によっ
て分周される。こうして、ディジタルインタフェース信
号の周波数にごく近い周波数の同期信号が分周器８から
出力され、位相比較器７の動作によって第２のＰＬＬ回
路回路槽ロックされる。ＰＬＬがロックされると、分周
器８から出力される同期信号は、要求される十分高い精
度の周波数の同期信号として信号処理回路３において使
用される。

信号処理回路３は、このシステム・クロックを受け入れ
て、バッファ１０に一時格納されるディジタルインタフ
ェース信号を順に読み取る。これによってディジタルイ
ンタフェース信号はジッタの少ないデータとなり、オー
ディオ・データの歪み等を防止することができる。

尚、以上のディジタルインタフェース回路においては、
まず第１のＰＬＬ回路回路口いわゆる広帯域特性のみを
満足すればよい。又、第２のＰＬＬ回路回路槽高い安定
性を満足すればよく、ディジタルインタフェース信号の
周波数を明示する周波数情報に基づいて発振させるため
、必ずしも広帯域に渡って発振周波数を連続可変できる
特性を要求されるものではない。

従って、上記広帯域電圧制御発振器４には、従来のＰＬ
Ｌ回路に使用されていた発振器と同様のものを使用し、
高安定度発振器には可変水晶発振器等の高精度の発振出
力特性を持つものが適する。

尚、上記のような構成にすると、第１のＰＬＬ回路回路
口ックした場合、制御回路６においてチャネル・ステー
タス情報を読み取ることによって、例えば、入力信号が
録音を許容された信号か否かの判定等も行なうことが可
能である。

（発明の効果） 以上説明した本発明のディジタルインタフェース回路は
、極めてジッタの少ない同期信号が信号処理回路に供給
されるので、オーディオ・データをアナログ変換した場
合のハイ・ファイ特性を高品位に保つことができる。又
、その構成も比較的簡単なため、いわゆる経済性をも満
足することができる。

【図面の簡単な説明】

第１図は本発明のディジタルインタフェース回路の実施
例を示すブロック図、第２図は従来のディジタルインタ
フェース回路の実施例を示すブロック図である。 １・・・受信部、２・＝・入力端子、３・・・信号処理
回路、５・・・広帯域発振器、８・・・分周器、９・・
・高安定度発振器、Ａ・・・第１のＰＬ’Ｌ回路、Ｂ・
・・第２のＰＬＬ回路。

Claims (1)

1. 【特許請求の範囲】 ディジタルインタフェース信号を受け入れ、このディジ
   タルインタフェース信号に含まれる所定の信号を分離復
   調するものにおいて、 ２種以上のディジタルインタフェース信号の復調のため
   の、２種以上のサンプリング周波数を含む広帯域の同期
   信号を発生する第１のフェーズ・ロックド・ループ回路
   と、 前記２種以上のサンプリング周波数に対応する同期信号
   を所定の要求精度範囲で発生し、前記第１のフェーズ・
   ロックド・ループ回路で復調された信号のジッタの補正
   処理をする第２のフェーズ・ロックド・ループ回路とを
   有し、 前記第２のフェーズ・ロックド・ループ回路は、所定の
   要求精度範囲で発振する高安定度発振器と、前記第１の
   フェーズ・ロックド・ループ回路において復調されたデ
   ィジタルインタフェース信号に含まれる周波数情報に基
   づいて、前記高安定度発振器の発振出力を分周して前記
   同期信号を得る分周器とを有することを特徴とするディ
   ジタルインタフェース回路。