JPH01114902A - プロセス制御システム - Google Patents
プロセス制御システムInfo
- Publication number
- JPH01114902A JPH01114902A JP27188687A JP27188687A JPH01114902A JP H01114902 A JPH01114902 A JP H01114902A JP 27188687 A JP27188687 A JP 27188687A JP 27188687 A JP27188687 A JP 27188687A JP H01114902 A JPH01114902 A JP H01114902A
- Authority
- JP
- Japan
- Prior art keywords
- control
- controlled system
- output
- controlled object
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプロセス量を取り込み制御すべき量を目標の値
に近付けるための演算を行いプロセスに制御量を出力す
るプロセス制御装置に係り、特に、多変数を扱う制御に
好適なプロセス制御装置に関する。
に近付けるための演算を行いプロセスに制御量を出力す
るプロセス制御装置に係り、特に、多変数を扱う制御に
好適なプロセス制御装置に関する。
従来から、より高効率、高品質な制御を実現するために
種々の努力が成されているが特に最近では現代制御理論
を用いた制御システムが注目されている。その−例には
、[富士時報J (1987年、NO,6,418頁
〜421頁)記載の[産業プラントへの応用」がある、
この従来例は、産業プラントへのプログラマブル・コン
トローラ(PC)の応用に関する文献である。かかる従
来例では、制御システムとして階層化した制御システム
及び最適レギュレータ手法の応用例が、示されている。
種々の努力が成されているが特に最近では現代制御理論
を用いた制御システムが注目されている。その−例には
、[富士時報J (1987年、NO,6,418頁
〜421頁)記載の[産業プラントへの応用」がある、
この従来例は、産業プラントへのプログラマブル・コン
トローラ(PC)の応用に関する文献である。かかる従
来例では、制御システムとして階層化した制御システム
及び最適レギュレータ手法の応用例が、示されている。
この最適レギュレータが現代の制御理論の1つである。
現代制御理論では、状態方程式をベースとした最適制御
理論や周波数領域における多変数制御理論など、複数の
変数やパラメータを一組にして扱うところに特徴がある
。従って、これらの理論を用いた制御システムでは多変
数データを効率良く処理できる必要がある。この要求に
応えるためには、より高速、より大量のデータを扱う必
要があり、従来から採られてきたアプローチとしてマイ
クロプロセッサ−を用いたマイクロコントローラやミニ
コンピユータを複数台配置し、それらをネットワークで
結んだマルチコントローラシステムがある。
理論や周波数領域における多変数制御理論など、複数の
変数やパラメータを一組にして扱うところに特徴がある
。従って、これらの理論を用いた制御システムでは多変
数データを効率良く処理できる必要がある。この要求に
応えるためには、より高速、より大量のデータを扱う必
要があり、従来から採られてきたアプローチとしてマイ
クロプロセッサ−を用いたマイクロコントローラやミニ
コンピユータを複数台配置し、それらをネットワークで
結んだマルチコントローラシステムがある。
上記従来技術は、制御内容に即したデータの受は渡しを
実現するコントローラ、バス、プロセス入出力装置の構
成については考慮されておらず、バス上でのデータトラ
フィックの過多による処理速度の低下やコントローラへ
の処理負荷の集中等の問題があった。
実現するコントローラ、バス、プロセス入出力装置の構
成については考慮されておらず、バス上でのデータトラ
フィックの過多による処理速度の低下やコントローラへ
の処理負荷の集中等の問題があった。
本発明はこのような点に注意を払い、より経済的、かつ
実現の容易な制御システムを構築すべくなされたもので
ある。すなわち、本発明の目的は多変数制御を経済的に
実現する制御システムを提供することにある。
実現の容易な制御システムを構築すべくなされたもので
ある。すなわち、本発明の目的は多変数制御を経済的に
実現する制御システムを提供することにある。
本発明は最適レギュレータ手法等の現代制御理論を適用
するに当たりその制御内容を分析し、制御目標入力部、
制御対象モデル決定部、パラメータ決定部、制御量決定
部、プロセス入力部及びプロセス出力部に分割し、その
各部分部分に適合したコントローラを構成するとともに
、それらの構成要素間のデータ転送ができる限り単純に
なるようにデータバスを配置したものである。即ち、各
制御演算に用いる最適パラメータの決定と制御量の決定
を独立に並列処理できるとともに、制御対象の状態量を
取り込み、制御量を出力するまでのバスを短かくできる
ため、高速処理に最適な多変数制御システムを実現でき
る。
するに当たりその制御内容を分析し、制御目標入力部、
制御対象モデル決定部、パラメータ決定部、制御量決定
部、プロセス入力部及びプロセス出力部に分割し、その
各部分部分に適合したコントローラを構成するとともに
、それらの構成要素間のデータ転送ができる限り単純に
なるようにデータバスを配置したものである。即ち、各
制御演算に用いる最適パラメータの決定と制御量の決定
を独立に並列処理できるとともに、制御対象の状態量を
取り込み、制御量を出力するまでのバスを短かくできる
ため、高速処理に最適な多変数制御システムを実現でき
る。
本発明によれば、最適パラメータの決定と制御量の決定
とを独立に並列処理できる。
とを独立に並列処理できる。
本発明の対象である現代制御理論の1つである最適レギ
ュレータ手法について述べる。
ュレータ手法について述べる。
最適レギエレータ手法とは、先ず制御対象を(1)式の
ようにモデル化する。
ようにモデル化する。
’X−f (Y、 L9) 、X (t e ) −
No・・・(1)ここでXはn×1.1はrXlのベク
トルである。
No・・・(1)ここでXはn×1.1はrXlのベク
トルである。
(1)の制御対象に対して、評価関数Fを導入する。
そして、評価関数Fを最小にするように制御対象を制御
する。
する。
例えば、制御対象を線形にモデル化できる場合を考える
と、制御量りは L9=R−’B ’ P X−(3) となることが知られている。ここで、−R−’B’Pが
最適ゲインマトリクス、Uが制御出力ベクトル、!が状
態量ベクトルである。
と、制御量りは L9=R−’B ’ P X−(3) となることが知られている。ここで、−R−’B’Pが
最適ゲインマトリクス、Uが制御出力ベクトル、!が状
態量ベクトルである。
以下の実施例は、最適レギエレータ手法のもとての線形
制御対象の制御システムに関する。
制御対象の制御システムに関する。
第1図は、本発明の一実施例であるプロセス制御システ
ムの構成図を示す、尚、機能的入出力装置4、及びベク
トルプロセッシングユニット211は、必要に応じて接
続される。この装置4、及びユニット211の役割と機
能については以下の説明の中で明らかにされる。また、
必要に応じて接続されるとは、両者を図のように接続し
ておき、その使用するか使用しないかによって稼動させ
るか、させないかの切替えを行う場合を含む。
ムの構成図を示す、尚、機能的入出力装置4、及びベク
トルプロセッシングユニット211は、必要に応じて接
続される。この装置4、及びユニット211の役割と機
能については以下の説明の中で明らかにされる。また、
必要に応じて接続されるとは、両者を図のように接続し
ておき、その使用するか使用しないかによって稼動させ
るか、させないかの切替えを行う場合を含む。
制御用計算機6、ネットワーク8、プロセス制御部1−
1.1−2. リンケージ装置22及びプロセス入出
力装置2.3.4からなる制御システムは、制御対象7
の出力信号及び状態信号27を取り込み、制御信号24
を出力する。3個の制御用計算機6は並列処理例を示し
、基本的に1個でよい。
1.1−2. リンケージ装置22及びプロセス入出
力装置2.3.4からなる制御システムは、制御対象7
の出力信号及び状態信号27を取り込み、制御信号24
を出力する。3個の制御用計算機6は並列処理例を示し
、基本的に1個でよい。
また、ベクトルプロセッシングユニット21も3個ある
が、並列処理の例であり、1個でもよい。
が、並列処理の例であり、1個でもよい。
ここで、リンケージ装置22とは、データ転送を高速に
行う装置であり、このリンケージ装置22に接続される
複数のプロセス制御部1−1.1−2に各プロセス入力
装置2.出力装置3.入出力装置4のデータ全てをサイ
クリックに供給するとともにデータの更新ができる。さ
らに本リンケージ装置22は、プロセス制御部1−1.
1−2の保有する制御データもプロセス入出力装置2,
3.4のデータと同様に他のプロセス制御部1−1.1
−2にサイクリックに供給するとともに、データの更新
ができる。(このリンケージ装置の具体例としては、特
開昭58−123148がある。)さて、制御用計算機
6は、制御対象7の運転条件により変化する制御対象モ
デルの決定、修正等を行い、対象モデルのパラメータ及
びゲイン等を決定し、ネットワーク8を介してプロセス
制御部1−1.1−2へ伝達する。
行う装置であり、このリンケージ装置22に接続される
複数のプロセス制御部1−1.1−2に各プロセス入力
装置2.出力装置3.入出力装置4のデータ全てをサイ
クリックに供給するとともにデータの更新ができる。さ
らに本リンケージ装置22は、プロセス制御部1−1.
1−2の保有する制御データもプロセス入出力装置2,
3.4のデータと同様に他のプロセス制御部1−1.1
−2にサイクリックに供給するとともに、データの更新
ができる。(このリンケージ装置の具体例としては、特
開昭58−123148がある。)さて、制御用計算機
6は、制御対象7の運転条件により変化する制御対象モ
デルの決定、修正等を行い、対象モデルのパラメータ及
びゲイン等を決定し、ネットワーク8を介してプロセス
制御部1−1.1−2へ伝達する。
プロセス制御部1−1.1−2は、制御対象7よりプロ
セス入力装置2を介して入力された状態127と制御用
計算機6から与えられた最適ゲインマトリクスから制御
出力ベクトルを計算し、プロセス出力装置3を介して制
御対象7に出力する。
セス入力装置2を介して入力された状態127と制御用
計算機6から与えられた最適ゲインマトリクスから制御
出力ベクトルを計算し、プロセス出力装置3を介して制
御対象7に出力する。
また、制御対象7の状態量が未知の場合には、プロセス
制御装置1−1.1−2で状態量の推定を行う。
制御装置1−1.1−2で状態量の推定を行う。
以上のようにプロセス制御部1−1.1−2ではベクト
ル量の計算を行うが、その実行はベクトルプロセッシン
グユニット(以下VPU−Aと略す)21にて行われる
。(プロセス制御部1−1.1−2内の構成と動作につ
いては後述する。)一方、リンケージ装置22に直接接
続されるベクトルプロセッシングユニット(以下VPU
−Bと略す)211は、状態推定や状態量変換を伴わな
い閉ループ系の計算に使用される。すなわち、VPU−
8211は制御対象7からプロセス入力装置2を介して
取り込んだ制御対象7の状態量27とプロセス制御部1
−1.1−2または制御用計算機6から与えられる最適
ゲインマトリクス及び目標値オフセット量を含む等との
演算を行い、制御信号24としてプロセス出力装置3を
介して制御対象7に出力する。
ル量の計算を行うが、その実行はベクトルプロセッシン
グユニット(以下VPU−Aと略す)21にて行われる
。(プロセス制御部1−1.1−2内の構成と動作につ
いては後述する。)一方、リンケージ装置22に直接接
続されるベクトルプロセッシングユニット(以下VPU
−Bと略す)211は、状態推定や状態量変換を伴わな
い閉ループ系の計算に使用される。すなわち、VPU−
8211は制御対象7からプロセス入力装置2を介して
取り込んだ制御対象7の状態量27とプロセス制御部1
−1.1−2または制御用計算機6から与えられる最適
ゲインマトリクス及び目標値オフセット量を含む等との
演算を行い、制御信号24としてプロセス出力装置3を
介して制御対象7に出力する。
(VPU−8211の内部構成と動作については後述す
る。) またさらに、機能・的プロセス入出力装置4は、それ自
体にベクトル演算機能を有し、自らが取り込んだ制御対
象7の状態量27とプロセス制御部1−1.1−2また
は制御用計算機6から与えられるゲインマトリクス及び
目標値を含むオフセット量等との演算を行い、制御信号
24として制御対象7に出力する。(機能的プロセス入
出力装置4の内部構成と動作については後述する。)(
プロセス制御部1−1.1−2の構成及び動作)プロセ
ス制御部1−1.1−2は、CPU20及び複数のベク
トルプロセッシングユニット(VPU−A )21、デ
ータリンクメモリ23がバス28で接続されている。こ
れらの動作の1つは下記の通りである。
る。) またさらに、機能・的プロセス入出力装置4は、それ自
体にベクトル演算機能を有し、自らが取り込んだ制御対
象7の状態量27とプロセス制御部1−1.1−2また
は制御用計算機6から与えられるゲインマトリクス及び
目標値を含むオフセット量等との演算を行い、制御信号
24として制御対象7に出力する。(機能的プロセス入
出力装置4の内部構成と動作については後述する。)(
プロセス制御部1−1.1−2の構成及び動作)プロセ
ス制御部1−1.1−2は、CPU20及び複数のベク
トルプロセッシングユニット(VPU−A )21、デ
ータリンクメモリ23がバス28で接続されている。こ
れらの動作の1つは下記の通りである。
(動作1)
CPU20は、ネットワーク8を介し制御用計算機6か
ら最適ゲインマトリクス等の制御パラメータマトリクス
を受けとり、VPU−A 21に分配する。−方、デー
タリンクメモリ23上にはプロセス入力装置2から入力
される制御対象7の状態量ベクトルが格納されている。
ら最適ゲインマトリクス等の制御パラメータマトリクス
を受けとり、VPU−A 21に分配する。−方、デー
タリンクメモリ23上にはプロセス入力装置2から入力
される制御対象7の状態量ベクトルが格納されている。
各VPU−A 21上では、最適ゲインマトリクス等の
制御パラメータマトリクスと状態量マトリクスの乗算を
行い、その結果をデータリンクメモリ23に格納する。
制御パラメータマトリクスと状態量マトリクスの乗算を
行い、その結果をデータリンクメモリ23に格納する。
格納した内容はリンケージ装置22.プロセス出力装置
3を介して制御対象7の制御信号(制御出力ベクトル)
24として出力される。
3を介して制御対象7の制御信号(制御出力ベクトル)
24として出力される。
(動作2)
他の動作として、コントローラ1−1又は1−2内で、
最適ゲインマトリクス等のパラメータを演算する動作が
ある。
最適ゲインマトリクス等のパラメータを演算する動作が
ある。
例えば、リカッチ方程式を、漸化式を用いて解くために
は(例えば、狩野、西村:最適推定制御問題におけるマ
トリクス・リカッチ方程式「計測と制御J VO120
,No、 6昭和56年6月号参照)制御用計算機6か
ら与えられるマトリクスをCPU20からVPU−A
21に与え、サイクリックに演算を行い、その演算結果
を周期的にデータリンクメモリ23に格納する。格納し
た内容は、リンケージ装置22を介して、機能プロセス
入出力装置4に与えられる。
は(例えば、狩野、西村:最適推定制御問題におけるマ
トリクス・リカッチ方程式「計測と制御J VO120
,No、 6昭和56年6月号参照)制御用計算機6か
ら与えられるマトリクスをCPU20からVPU−A
21に与え、サイクリックに演算を行い、その演算結果
を周期的にデータリンクメモリ23に格納する。格納し
た内容は、リンケージ装置22を介して、機能プロセス
入出力装置4に与えられる。
(機能プロセス入出力装置の動作は後述。)(動作3)
また、さらに他の動作として、制御対象7の状態推定を
行う場合がある。
行う場合がある。
例えば、オブザーバを漸化式を用いて解くためにはく例
えば「多変数システムのためのオブザーバ」 (ロイン
バルガー著) D、G’、 Luenburger ;
0bserver for Mult ; v
ariable Systems、IEEBTran
s、 ON Automatic Control、
AC−11−2190/197(1966)参照)制御
用計算m6から与えられるマトリクスと、プロセス入力
装置2からリンケージ装置22を介して、データリンク
メモリ23に格納されている既知の状態量ベクトルをV
PU−A 21にて演算し、その結果を周期的にデータ
リンクメモリ23に格納する。格納した内容は、(動作
1)で述べた制御対象の状態量と同等に取り扱われる。
えば「多変数システムのためのオブザーバ」 (ロイン
バルガー著) D、G’、 Luenburger ;
0bserver for Mult ; v
ariable Systems、IEEBTran
s、 ON Automatic Control、
AC−11−2190/197(1966)参照)制御
用計算m6から与えられるマトリクスと、プロセス入力
装置2からリンケージ装置22を介して、データリンク
メモリ23に格納されている既知の状態量ベクトルをV
PU−A 21にて演算し、その結果を周期的にデータ
リンクメモリ23に格納する。格納した内容は、(動作
1)で述べた制御対象の状態量と同等に取り扱われる。
(VPU−8211の内部構成と動作)次にVPU−8
211の構成と動作を説明する。第2図はVPU−82
11の構成を示したものである。
211の構成と動作を説明する。第2図はVPU−82
11の構成を示したものである。
データリンクメモリ2112には上位計算機6又はプロ
セス制御部1−1.1−2から、データリンク装置22
.データリンクインターフェイス2111を介して入力
される最適ゲインマトリクスや目標値を含むオフセット
ベクトル量等の制御パラメータとプロセス入力装置2か
ら与えられる制御対象の推定された状態量ベクトルが格
納される。
セス制御部1−1.1−2から、データリンク装置22
.データリンクインターフェイス2111を介して入力
される最適ゲインマトリクスや目標値を含むオフセット
ベクトル量等の制御パラメータとプロセス入力装置2か
ら与えられる制御対象の推定された状態量ベクトルが格
納される。
ベクトル乗算器2113は制御対象の状態ベクトルに最
適ゲインマトリクスを乗じ、その結果がベクトル加算器
2114により目標値を含むオフセット量と加算され、
制御出力ベクトル・とじてデータリンクメモリに格納さ
れる。
適ゲインマトリクスを乗じ、その結果がベクトル加算器
2114により目標値を含むオフセット量と加算され、
制御出力ベクトル・とじてデータリンクメモリに格納さ
れる。
格納された結果はデータリンク22.プロセス出力3を
介し制御対象7に出力される。これによって、制御対象
7は、目標値となるように制御する。
介し制御対象7に出力される。これによって、制御対象
7は、目標値となるように制御する。
(機能的プロセス入出力装置4の内部構成と動作)第3
図は、第1図の制御システムに接続されている機能的プ
ロセス入出力装置4の内部構成図である。図中、22は
リンケージ装置、230はリンケージインタフェース装
置である。101は、最適ゲインマトリクスを記憶する
データリンクメモリ、102はプロセス状態量を記憶す
るバッファメモリ、103は、最適ゲインマトリクスと
プロセス状態量マトリクスを用いて行列演算を高速に行
うベクトル・プロセッシングユニット(以降VPU−C
と略す)、104はA/D変換器、106はD/A変換
器、110は入力インタフェース、111は出力インタ
フェース、120〜123は、データバス、アドレスバ
ス、コントロールバスで構成されるシステムバスであり
、図のように各装置間を結合する。
図は、第1図の制御システムに接続されている機能的プ
ロセス入出力装置4の内部構成図である。図中、22は
リンケージ装置、230はリンケージインタフェース装
置である。101は、最適ゲインマトリクスを記憶する
データリンクメモリ、102はプロセス状態量を記憶す
るバッファメモリ、103は、最適ゲインマトリクスと
プロセス状態量マトリクスを用いて行列演算を高速に行
うベクトル・プロセッシングユニット(以降VPU−C
と略す)、104はA/D変換器、106はD/A変換
器、110は入力インタフェース、111は出力インタ
フェース、120〜123は、データバス、アドレスバ
ス、コントロールバスで構成されるシステムバスであり
、図のように各装置間を結合する。
これらの動作の1つは下記の通りである。
プロセスからの状態信号27は入力インタフェース11
0を通じてプロセス入出力装置内部に取り込まれ、A/
D変換器104にてディジタル信号に変えられる。本デ
ィジタル信号はA/D変換器104からシステムバス1
20を通じて、102のバッファメモリとリンケージイ
ンタフェース装置230へ転送される。
0を通じてプロセス入出力装置内部に取り込まれ、A/
D変換器104にてディジタル信号に変えられる。本デ
ィジタル信号はA/D変換器104からシステムバス1
20を通じて、102のバッファメモリとリンケージイ
ンタフェース装置230へ転送される。
リンケージインタフェース装置230は、本プロセス状
態信号をリンゲージ装置22へ送出し、プロセス制御装
置1 (第1図の1−1又は1−2)にて、最適ゲイン
マトリクスを決定する。プロセス制御部1は、本最適ゲ
インマトリクスをリンケージ装置22、リンケージイン
タフェース装置230、システムバス121を通じて、
データリンクメモリ101へ書き込む。プロセス制御部
1は、最適ゲインマトリクスをデータリンクメモリへ書
き込み終了後、システムバス121内のコントロールバ
スを通じて、vPU−0103へ起動信号を送る。VP
U−C103は、本起動信号を受信すると、データリン
クメモIJIOI、バッファメモリ102か・らそれぞ
れ、最適ゲインマトリクス、プロセス状態量マトリクス
を読み出し、行列演算を行ってプロセス制御量ベクトル
を決定し、これをシステムバス123を通じて、D/A
変換器106へ送信すると共に、システムバス122を
通じてA/D変換器104内のマルチプレクサ105ヘ
プロセス状態量の読み出し信号を送信する。
態信号をリンゲージ装置22へ送出し、プロセス制御装
置1 (第1図の1−1又は1−2)にて、最適ゲイン
マトリクスを決定する。プロセス制御部1は、本最適ゲ
インマトリクスをリンケージ装置22、リンケージイン
タフェース装置230、システムバス121を通じて、
データリンクメモリ101へ書き込む。プロセス制御部
1は、最適ゲインマトリクスをデータリンクメモリへ書
き込み終了後、システムバス121内のコントロールバ
スを通じて、vPU−0103へ起動信号を送る。VP
U−C103は、本起動信号を受信すると、データリン
クメモIJIOI、バッファメモリ102か・らそれぞ
れ、最適ゲインマトリクス、プロセス状態量マトリクス
を読み出し、行列演算を行ってプロセス制御量ベクトル
を決定し、これをシステムバス123を通じて、D/A
変換器106へ送信すると共に、システムバス122を
通じてA/D変換器104内のマルチプレクサ105ヘ
プロセス状態量の読み出し信号を送信する。
D/A変換器106では、プロセス制御量をアナログ値
に変換し、出力インタフェース111を通じて出力され
る。
に変換し、出力インタフェース111を通じて出力され
る。
本実施例によれば、VPU−A、 VPU−B、 VP
U−Cにより、最適パラメータの決定を行う部分と制御
量の決定を行う部分を分離させることができ、更に、制
御対象の状態量を取り込み、制御量を出力するまでのバ
スを最短にできるため、多変数制御を経済的に実現でき
る。
U−Cにより、最適パラメータの決定を行う部分と制御
量の決定を行う部分を分離させることができ、更に、制
御対象の状態量を取り込み、制御量を出力するまでのバ
スを最短にできるため、多変数制御を経済的に実現でき
る。
また、制御システムの構成によっては、例えば当該VP
U−A、 VPU−B、 vpu−cの3種のうち、V
PU−A、 VPU−Bのみを具備するというように、
必ずしも当該VPU−A、 VPU−B、 VPU−C
(7)3種を具備しなくとも同様の効果を得られること
は言うまでもない。
U−A、 VPU−B、 vpu−cの3種のうち、V
PU−A、 VPU−Bのみを具備するというように、
必ずしも当該VPU−A、 VPU−B、 VPU−C
(7)3種を具備しなくとも同様の効果を得られること
は言うまでもない。
本発明によれば、制御目標入力、制御対象モデルの決定
、パラメータの決定を行う部分と制御量の決定を行う部
分を分離させ、更に、制御対象の状態量を取り込み、制
御量を出力するパスを最短にできるため、高精度の制御
ができる。
、パラメータの決定を行う部分と制御量の決定を行う部
分を分離させ、更に、制御対象の状態量を取り込み、制
御量を出力するパスを最短にできるため、高精度の制御
ができる。
さらに、プロセス制御部内に配置したベクトル・プロセ
ッシングユニットは、多変数演算を高速化できるため高
速制御分野に適用できる。
ッシングユニットは、多変数演算を高速化できるため高
速制御分野に適用できる。
さらに、必要に応じ複数のプロセス入出力装置と複数の
プロセス制御部をリンケージ装置で結合することにより
、各プロセス制御部間で制御対象の出力や状態量を供用
化できるため、データ転送のオーバヘッドが軽減できる
。
プロセス制御部をリンケージ装置で結合することにより
、各プロセス制御部間で制御対象の出力や状態量を供用
化できるため、データ転送のオーバヘッドが軽減できる
。
さらに、必要に応じ、上記リンケージ装置にベクトル・
プロセッシングユニットを直結することにより、単純な
演算はプロセス制御部を介さすに行えるため、プロセス
制御部のオーバヘッドを軽減できる。
プロセッシングユニットを直結することにより、単純な
演算はプロセス制御部を介さすに行えるため、プロセス
制御部のオーバヘッドを軽減できる。
さらに、リンケージ装置に出力演算部を持つ機能的プロ
セス入出力装置を接続することにより、単純な演算はプ
ロセス制御部を介さずとも行えるため、プロセス制御部
のオーバヘッドを軽減できる。
セス入出力装置を接続することにより、単純な演算はプ
ロセス制御部を介さずとも行えるため、プロセス制御部
のオーバヘッドを軽減できる。
また、上記機能をもつ機能的プロセス入出力装置により
、データ転送のパスを短かくできるため高速制御を実現
できる。
、データ転送のパスを短かくできるため高速制御を実現
できる。
さらに、上記構成を採ることにより、制御の分散化が容
易になるため、システム設計が簡単化される。
易になるため、システム設計が簡単化される。
第1図は本発明の一実施例であるプロセス制御システム
の構成図、第2図は第1図の構成要素の1つであるリン
ケージ装置22上に接続されるVPU−B211の構成
図、第3図は同じくリンケージ装置22上に接続される
機能的プロセス入出力装置4の構成図を示す。 1.1−1.1−2・・・プロセス制御装置、2・・・
プロセス入力装置、3・・・プロセス出力装置、4・・
・機能的プロセス入出力装置、21,103.211・
・・ベクトル・プロセッシングユニット、22・・・リ
ンケージ装置、6・・・制御用計算機。 代理人 弁理士 秋 本 正 実 第 1 図 1−1〜1−27゛口で人!’JGpL、j 6酬制
御用劃11艦22リングーン長!21.211 ベクト
ル7゛ロゼブンンブ・ユニット 7伜翳岬文it
20CPU2〜41七人人払刀UI 8矛−ノトワ
ーク 28バ人第2図 第3図
の構成図、第2図は第1図の構成要素の1つであるリン
ケージ装置22上に接続されるVPU−B211の構成
図、第3図は同じくリンケージ装置22上に接続される
機能的プロセス入出力装置4の構成図を示す。 1.1−1.1−2・・・プロセス制御装置、2・・・
プロセス入力装置、3・・・プロセス出力装置、4・・
・機能的プロセス入出力装置、21,103.211・
・・ベクトル・プロセッシングユニット、22・・・リ
ンケージ装置、6・・・制御用計算機。 代理人 弁理士 秋 本 正 実 第 1 図 1−1〜1−27゛口で人!’JGpL、j 6酬制
御用劃11艦22リングーン長!21.211 ベクト
ル7゛ロゼブンンブ・ユニット 7伜翳岬文it
20CPU2〜41七人人払刀UI 8矛−ノトワ
ーク 28バ人第2図 第3図
Claims (1)
- 1、プロセス量を取り込み制御すべき量を目標の値に近
付けるための演算を行いプロセスに制御量を出力するプ
ロセス制御装置において、取り込んだプロセス量に演算
を施し出力すべき制御量を求める出力演算手段と該演算
に使用するパラメータを制御目標と取り込んだプロセス
量により求めるパラメータ演算手段とを独立に持ち、制
御量の決定とパラメータの決定を上記両手段で並列的に
行うことを特徴としたプロセス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27188687A JPH01114902A (ja) | 1987-10-29 | 1987-10-29 | プロセス制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27188687A JPH01114902A (ja) | 1987-10-29 | 1987-10-29 | プロセス制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01114902A true JPH01114902A (ja) | 1989-05-08 |
Family
ID=17506274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27188687A Pending JPH01114902A (ja) | 1987-10-29 | 1987-10-29 | プロセス制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01114902A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5739412A (en) * | 1980-08-19 | 1982-03-04 | Toshiba Corp | Proportional, integral and differentiating control device of sample value |
| JPS58123148A (ja) * | 1982-01-18 | 1983-07-22 | Hitachi Ltd | デ−タ伝送システム |
| JPS61170806A (ja) * | 1985-01-22 | 1986-08-01 | シーメンス、アクチエンゲゼルシヤフト | 多軸工作機械の制御装置 |
| JPS61256406A (ja) * | 1985-05-10 | 1986-11-14 | Hitachi Ltd | 制御装置 |
| JPS62241003A (ja) * | 1986-04-11 | 1987-10-21 | Mitsubishi Electric Corp | オ−ト・チユ−ニング・コントロ−ラ |
-
1987
- 1987-10-29 JP JP27188687A patent/JPH01114902A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5739412A (en) * | 1980-08-19 | 1982-03-04 | Toshiba Corp | Proportional, integral and differentiating control device of sample value |
| JPS58123148A (ja) * | 1982-01-18 | 1983-07-22 | Hitachi Ltd | デ−タ伝送システム |
| JPS61170806A (ja) * | 1985-01-22 | 1986-08-01 | シーメンス、アクチエンゲゼルシヤフト | 多軸工作機械の制御装置 |
| JPS61256406A (ja) * | 1985-05-10 | 1986-11-14 | Hitachi Ltd | 制御装置 |
| JPS62241003A (ja) * | 1986-04-11 | 1987-10-21 | Mitsubishi Electric Corp | オ−ト・チユ−ニング・コントロ−ラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4953074A (en) | Function-distributed control apparatus | |
| Fukuyama et al. | An application of neural network to dynamic dispatch using multi processors | |
| JP5009625B2 (ja) | 連携して動作する異なる機器の作動方法及び装置 | |
| JPH01114902A (ja) | プロセス制御システム | |
| JP2653156B2 (ja) | コントローラの群制御システム | |
| JP2007515003A5 (ja) | ||
| JP6939665B2 (ja) | ネットワークシステム | |
| EP0620512A1 (en) | Numeric controller | |
| JPH02224169A (ja) | 計算機システムの処理分散方式 | |
| JPS54145447A (en) | Input-output control system | |
| JPS5762414A (en) | Programmable controller | |
| JPS61264405A (ja) | シ−ケンス制御装置 | |
| JPH09163783A (ja) | 負荷バランス制御装置 | |
| JPH01133101A (ja) | 多変数制御装置 | |
| JPS54150939A (en) | Bus control system | |
| JPS6312001A (ja) | 数値制御装置用プログラマブルコントロ−ラ | |
| JPH0281101A (ja) | プログラマブルコントローラシステム | |
| Fleury et al. | Performance prediction for parallel reconfigurable low-level image processing | |
| JPS62231303A (ja) | 無駄時間制御装置 | |
| JPS6355602A (ja) | フイ−ドバツク制御装置 | |
| JPH02308356A (ja) | 並列処理装置 | |
| Virk et al. | A real-time distributed optimal autopilot | |
| JPH103311A (ja) | 通信サーボ制御装置 | |
| JPH0551922B2 (ja) | ||
| JPH0442303A (ja) | 2自由度制御装置 |