JPH01115644A - 記録ヘッド装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 ９本発明はＬＥＤやＬＣＤアレイを用いた光プリンタヘ
ッドやサーマル、ヘラ・ドのようにライン状に記録素子
を配列・した記録ヘッド本体を有する記録ヘッド装置に
関する。

「従来の技術」 従来より例えばライン状に配列したＬＥＤ素子を選択的
に通電発光させながら感光体ドラムに所定の潜像を形成
し、該潜像・を電子写真法に基づいて。

可視像化しながら記録媒体に所定画像を形成する光プリ
ンタは公知であり、この種のプリンタに用いる記録へ−
２ド本体は一般に高密度に配列した多数のＬＥＤ素子を
有する為に、該素子を通電制御させる信号入力端子の数
が無用に多くなるのを避ける必要性から、該ヘッドに信
号を１個所又は数個所からシリアルに転送させ、該転送
完了後前記信号にもとづいて各ＬＥＤ素子を同時に発光
制御させる方法が採られていた。

かかるＬＥＤ記録ヘッド本体は、一般にシフトレジスタ
、ラッチ／ドライバ回路、及びＬＥＤアレイからなり、
そして前記シフトレジスタには信号入力端子、クロック
端子、及び信号出力端子が夫々設けられており、該信号
入力端子からシリアルに転送された画像ラインデータが
クロック信号に従ってシフトレジスタに転送され、全て
の画像ラインデータ転送終了後該データをラッチ回路に
ラッチさせた状態でドライバ回路を動作させ、１対１に
対応して接続された配線を介して各Ｌ−ＥＤ素子を同時
に発光制御させるものである。

しかしながらかかる記録ヘッド本体においては、前記シ
フトレジスタにはシリアルにデータ信号が送信される為
に、その一部で断線又は短絡等が生じているとその部分
のみならず、その下流側のフリップフロップ素子列にも
影響を及ぼし、誤ったデータが印字されてしまう恐れが
あり、更にその入力側でノイズ等が発生した場合、本来
行間スペースやマージン等の白賊データが転送されてい
る場合であっても前記データ転送中にデータ化けして印
字データとして転送されてしまう場合がある。

又前記ＬＥＩＩアレイは一般に−インチ当たり　３００
〜４００　　ドツト前後の素子を有し、これをＡ４相当
紙山分だけライン状に配列すると２６００〜３４００ド
ツトの素子列となり、これを同時に発光しようとすると
、−ＬＥＤ素子当たり１０ｍＡの電流が流れるとしても
、２８〜３４Ａ電流が流れる事となり、従って該記録ヘ
ッド本体を駆動させる為の電源容量は必然的に相当大に
なる為に、該ヘッドの一部が電気的に故障した場合、該
ヘッドに異常大電流が流れる場合があり、この状態でプ
リント動作を行うと前記異常電流に起因して各種部品の
破損その他の事故を引き１起す場合がある。

かかる欠点を解消する為に、例えば第９・図に示すよう
に、サーマルヘッド１０１に塔載されたシフトレジスタ
１０２と同一ビット数のデータを記憶出来る印字データ
記憶回路１０３及び比較回路１０４を・該サーマルヘッ
ド１０１の外部に設け、該シフトレジスタ１０２と印字
データ記憶回路１０３とに同じ印字データを同時に入力
し、該シフトレジスタ１０２と印字データ記憶回路１０
３の夫々より出力されたデータアウト信号を比較回路１
０４により比較し、前記両データアウト信号の一致不一
致により異常の有無を検知するように構成したエラーチ
エツク回路を提案している。（特開昭８１−２６４９６
３号）「発明が解決しようとする問題点」　　゛しかし
ながら前記シフトレジスタ１０２は前述したように２Ｂ
００〜３４００の素子列を有する為に、これと同一の記
憶容量を有する印字データ記憶回路１０３や比較回路１
０４等を含むエラーチエツク回路を記録ヘッド本体と一
体化してユニット化する事は、必然的に該ユニットの大
型化と回路構成の複雑化につながり、近年の装置小型化
の要請に反する。

この為一般には、かかる印字データ記憶回路１０３等を
含むエラーチエツク回路等は記録ヘッド本体とは別個に
データコントロールその他の制御部とともに、装置本体
側に配設しているが、このようにエラーチエツク回路そ
の他のヘッド′制御回路を、記録ヘッド本体と別体にし
て両者を電線その他で電気的に接続させて前記制御を行
う事は、該電線中をデータが流れる間に、装置内・の感
光体ドラムや放電器より発生する電気的又は磁気的障害
により、前・記データが変化してしまう場合があり、必
ず′しも正確なエラーチエツクや通電制御が困難になる
。

又前記印字データ記憶回路１０３はＬＥＤ素子列と同一
の記憶容量をもって形成しなければならない為に、この
為Ａ−４対応の記録ヘッド本体に用いるエラーチエツク
回路は、Ｂ−４対応の記録□ヘッド本体に用いる事が出
来ず、極めて専用的であり、この為前記エラーチエツク
回路等の制御回路は、各記録ヘッド本体に夫々付設して
ユニット化した方がメインテナンスの面より又製造工程
における省工数化の面からも有利な事は言うまでもない
が、前記制御回路を一体化してユニット化すると、前述
したように該ユニットが必然的に大型化してしまうとい
う問題を有する為に、その実現が困難であった。

本発明はかかる従来技術の欠点に鑑み、前記ＬＥＤ素子
列と同等な記憶容量をもつ事なく、これより大幅に小な
る記憶容量を有する記憶手段のみで、円滑に前記記録へ
−２ド本体の異常検知その他の各種制御を行えるように
し、これにより小型化と回路構成の簡単化を図りつつ、
記録ヘッド本体と制御回路を容易に一体化させてユニッ
ト化に対応出来る記録ヘッド装置を提供する事を目的と
する。

又本発明の他の目的は前記異常検知等の各種制御が速や
かに行われ、高速化に対応出来る記録ヘッド装置を提供
する事にある。

「問題点を解決する為あ手段」 本発明は、前記従来技術のように画像データ信号そのも
のを用いて前記エラーチエツクその他の各種制御を行う
ものではなく、非印字ラインデータも含む一画像ライン
データに−又は複数ビットの機能ビット信号を付加して
信号入力端子よりシフトレジスタ内に送信し、該機能ビ
ット信号のみを該シフトレジスタの出力信号端子側より
取り出して一時格納する一時記憶手段を設けた点をその
主要構成とするものである。

即ち本発明は、画像ラインデータと同一な信号入力端子
を利用して機能ビット信号をシフトレジスタ内に通過さ
せた点を第１の特徴とするものであり、 これにより例えばノイズ等の影響により前記画像ライン
データ転送中にデータ化けその他のエラーが発生した場
合は、同一ラインを通過している機能ビット信号も同様
に変化し、該変化した機能ビット信号をシフトレジスタ
の出力信号端子側より取り出し、該取り出された前記機
能ビット信号と、予め比較記憶手段等に記憶されている
前記シフトレジスタに送信前の機能ビット信号とを比較
する事により、前記従来技術のように画像データ信号そ
のものを検知しなくても容易に前記データエラー等の検
知が可能である。

又第２の特徴とする所は、前記機能ビット信号をシフト
レジスタの出力信号端子側より取り出して一時記憶手段
に格納し、該一時記憶手段に格納された機能ビット信号
に基づいて記録ヘッド本体側の各種制御を行うようにさ
せた点にある。

この場合前記一時記憶手段は必ずしも単数個のみに、限
定されるものではなく、・各制御回路に対応させて複数
個設ける事も可能であり、又前記機能ビット・信号もこ
れに対応して複数種類設け、対応する一時記憶手段に夫
々格納させるよう構成する車も出来る。

そしてこのように複数の一時記憶手段を含む制。

開回路を用意する事により、又該記憶手段は一時記憶手
段である為に、・−画像ライン毎のデータの転送により
容易にその内容を変更書換えが可能である為に、夫々の
一時記憶手段に格納されている各種機能ビット信号等を
利用して容易に各種判別、検知、制御等が可能である。

そしてこのような機能ビット信号に基づくヘッドの制御
、回路としては、一般に前記一時記憶手段の他に該一時
記憶手段に格納された機能ビット信号と対比させる比較
用信号を格納する比較記憶手段及び前記各信号の比較を
行う比較器等から構成され、前記機能ビット信号と予め
比較記憶手段等に格納された比較用信号とを比較して、
両者の一致不一致により前記画像ラインデータの異常検
知の有無や記録ヘッド通電制御を行う事が可能となる。

「作用」 従って前記第１及び第２の特徴より、前記従来技術のよ
うに２６００〜３４００の容量のデータ信号を格納中る
大容量の記憶手段を設ける必要がなく、例え前記機能ビ
ットを複数のビットで構成した場合においてもその機能
ビット信号を一時格納する記憶手段等の記憶容量は極め
て小で足り、これに対応して該一時記憶手段と対置させ
る比較記憶手段等も小容量化出来る為に、該制御回路の
構成が従来技術に比較して大幅に簡単化且つ小型化され
、該制御回路と記録ヘッド本体とを一体化させてユニッ
ト化した場合においても、該ユニット自体が大型化する
事なく、小型化の要請を満足させる事が可能である。

又前記機能ビットの送信は、画像ラインデータの転送と
別個に行われるものではなく、実際の画像ラインデータ
に前記機能ビット信号を付加して、該ラインデータの入
力端子を利用してシフトレジスタに送信し且つ該ライン
データの出力端子より取り出し可能に構成される為に、
特別な入出力制御用端子やその為に制御回路等が不要で
あり、この面からも回路構成の簡単化が達成される。

又前記機能ビット信号を画像ラインデータに付加して転
送する事は、逆に言えば画像−ライン毎に正確に機能ビ
ット信号がシフトレジスタの出力信号端子側より取り出
す事が出来る事となり、その分制御回路も簡単化すると
ともに、特に−画像ライン毎に正確に機能ビット信号が
送信される事は、記録ヘッド本体の駆動制御又は該ヘッ
ド内に組込まれた記録素子列の通電制御等を容易に行う
事が出来る。

更に前記検知、判別、等の各制御動作は、前記従来技術
のように２８００〜３４００の容量のラインデータ全て
を比較検知するものではなく、シフトレジスタより押し
出された機能ビ”／　ト信号のみを比較検知する為に一
画像ライン毎の逐次検知を行う場合でも検知時間が短く
て済み、高速化に対応出来る。

尚、本発明は、記録ヘッド本体内のシフトレジスタにシ
リアルに転送された画像ラインデータにもとづいてライ
ン状に配した各記録素子の少なくとも一部を同時に通電
制御を行うようにした記録ヘッド本体であれば、光プリ
ンタヘッドの外にサーマルプリンタヘッド、ＬＣＤプリ
ンタヘッド等にも適、用され、又−ライン分のへラドア
レイを同時に通電させる装置のみならず、分割したベツ
ドアレイを用いる装置にも当然に適用される。

「実施例」 以下、図面を参照して本発明の好適な実施例を例示的に
詳しく説明する。ただしこの実施例に記載されている構
成部品の寸法、材質、形状、その相対配置などは特に特
定的な記載がない限りは、この発明の範囲をそれのみに
限定する趣旨ではなく、単なる説明例に過ぎない。

第１図及び第２図は本発明の実施例に係る光プリンタヘ
ッドユニットの概略構成を示し、長手状に伸びる略方形
のユニット体１の側壁面に、装置本体側に設けた、デー
タコントロール部１０その他の電装系と接続させるＩ１
０コネクタ２、又長手状に伸びる前面側には、前記Ｉ１
０コネクタ２と隣接する側に後記する一時記憶手段を含
む各種制御回路が組み込まれた制御回路基板３、その側
方にはＡ−４版その他の画像形成幅と対応する長さを有
するＬＥＤ素子アレイ２３が中央線上に沿って延設され
ているとともに、該ＬＥＤ素子アレイ２３を挟んでその
短手方向両側にラッチ／ドライバ回路用チップ４と、シ
フトレジスタ用チップ５がそれぞれ対称に配設されてい
る。

そして該ユニット体ｌの前面側は、防護カバー６で隠蔽
するとともに、ＬＥＤ素子アレイ２３と対応する位置の
みスリット状に開口し、　ＬＥＤ素子アレイ２３の光が
投射可能に構成している。

第３図は前記光プリンタヘッドの回路ブロック図で、１
ｉｌｌはデータコントロール部、２０はＬＥ叶ヘッド本
体、３１．４１は、後記対応する機能ビット信号を、該
シフトレジスタの出力信号端子側より取り出して一時格
納する一時記憶手段、３０．４０は該一時記憶手段３１
．４１に夫々格納された対応する機能・ビット信号に基
づいてエラーチエツクや記録ヘッド本体側の通電制御を
行うエラーチエツク回路３０と通電制御回路４０．５０
はＬＥＤ素子制御回路、６０はヘッド駆動電源回路であ
る。尚、前記一時記憶手段３１．４１．エラーチエツク
回路３０と通電制御回路４０、　　ＬＥＤ素子通電回路
５０、及びヘッド駆動電源回路６０はいずれも制御回路
基板３内に一体的に組込まれている。・尚、ヘッド駆動
電源回路６０をユニット体１に組込んだ場合鎖駆動電源
回路θＯよりの発熱を抑える為に、放熱番等を設けなけ
ればならない為に、必然的にユニット体１の小型化に制
約を受ける場合がある。この為該駆動電源回路８０のみ
をユニット体１と別個に設ける事も可能である。

ＬＥＤヘッド本体２０は前述したように、シフトレジス
タ２１．ラッチ／ドライバ回路２２、及びＬＥＤアレイ
２３からなる記録ヘッド本体で、シフトレジスタ２１の
入力側には、データコントロール部ｌＯと接続されてい
る信号入力端子２４とクロック端子２５が、又出力側に
はエラーチエツク回路３０側の一時記憶手段３１と接続
される信号出力端子２６が夫々設けられている。

データコントロール部ｌＯは第４図に示すように、１１
はシステムメモリ１２に記憶された予め決められたプロ
グラムにより動作するＣＰＵ　１１を有し、ＣＰＵ１１
は後記する機能ビット信号の生成とともに予め決められ
たプログラムに従って後記する各ブロックをア１クセス
制御する。

１３は■ｌＯインターフェースでｃｐｕ　ｔｔとシステ
ムメモリ１２によりホストコンピュータ１９との間で予
め決５られたプ０ト°″９よりＬＥ０″・ド゛、本体２
側に転送する画像ラインデータを作成する為のキャラク
タコードを入力し、キャラクタコードメモリ１５に順次
格納する。

１４はフォントメモリでキャラクタコードメモリ１５に
格納されたキャラクタコードを入力する事により対応す
るビットマツプキャラクタデータを画像メモリ１７に転
送する。

１Ｂは画像メモリ制御回路でフォントメモリ１４から画
像メモリ１７にビットマツプキャラクタデータを書き込
む際の画像メモリ１７の制御を行うとともに１画像メモ
リ１７に書き込まれた画像ラインデ二り５１を機能ビー
２ト信号群５２に続いて１画像ライン毎にＬＥＤヘッド
本体２側に送信する制御を行う。

１８は機能ビット信号メモリで外部メモリ１８Ａからの
データを読み込むか又は、ＣＰＵ　１１により演算処理
を行った後前記機能ビット信号群５２を格納しておき、
前記画像ラインデータ５１をＬＥＩＩヘッド本体２０側
に転送するに先立って後記する機能ビット信号群５２を
シフトレジス！２１に送信する。

この結果、機能ビット信号群５２と画像ラインデータ５
１は　１画像ライン毎に、クロック信号に基づいて入力
信号端子２４よりＬＥＤヘッド本体２０側のシフトレジ
スタ２１に先ず機能ビット信号群５２が次に画像ライン
データ５１がシリアルに送信される事となり、従って前
記シフトレ、ジスタ２１に送信されるデータ構成は第５
図に示すように、−ライン分のＬＥＤ素子数と対応する
ビット数を有する画像ラインデータ５１の先頭に機能ビ
ット信号群５２が付加される事となる。そして該機能ビ
ット信号群５２は１画像ラインデータ５１のエラーチエ
ツクを行う。

識別ビット信号５２ａ　、　ＬＥＩ）ヘツ、ド本体２０
の通電制御を行う通電制御信号５２ｂ、発光デユーティ
信号５２ｃ、発光回数信号５２ｄ、その他のビット信号
５２８等の各ビット群により構成されるが、識別ビット
信号５２ａと通電制御信号５２ｂ以外の機能ビットは本
発明とは無関係である為にその詳細な説明は省略する。

外部メモリ１８Ａは前述したように機能ビット信号メモ
リ１８に必要に応じて機能ビット信号データを転送する
とともに、ｃｐｕ　ｏにより演算処理を行った成る種の
機能ビット信号も適時格納、しておき１、これらの機能
ビット信号群５２をシフトレジスタ２１に転送するのに
先立って一画像ライン毎又は適宜間隔で所定の比較記憶
手段等に転送しておく、。

例えばエラーチエツク回路３０内の後記する比較記憶手
段３２には識別ビット信号５２ａが、又ＣＰＵＩＩより
生成された後記する各通電制御信号５２ｂが通電制御回
路４０内の後記する所定の比較記憶手段４２ａ・・・群
に予め転送される。

エラーチエツク回路３０は第６図に示すように、信号出
力端子２６を介してシフトレジスタ２１より押し出され
た識別ビット信号５２ａを一時格納すφ−一時憶手段３
０Ａ、データコントロール１０より直接識別ビット信号
５２ａを格納する比較記憶手段３２と、該再記憶手段３
１．３２に格納された識別ビット信号５２ａを比較し、
両者が一致した場合にヰ較信゛号を出力する比較器３３
、及び該比較信号とライン　Ｒ 同期信号のアンドを取って両者が一致した場合に駆動許
可信号を出力する第１のゲート回路３４と、反転インバ
ータ３５を介して比較信号が出力されない場合に、エラ
ー信号を出力するゲート回路３６から構成される。

通電制御回路４０は第７図に示すように、信号出力端子
２６を介してシフトレジスタ２１より押し出された通電
制御ビット信号５２ｂを一時格納する一時記憶手段４１
、データコントロール部１０より直接後記する通電制御
ビット信号５２ｂを格納する比較記憶手段４２ａ・・・
と、該再記憶手段３０Ｂ　、３２　ａ・・・に格納され
たの各通電制御ビット信号５２ｂを比較し、両者が一致
した場合に比較信号を出力する比較器群４３ａ・・・５
及び該比較信号判別回路４４ａ・・・から構成される。

そして比較信号判別回路４４ａ・・・は、前記比較信号
とライン同期信号のアンドを取って第１の制御出力を出
力するゲート回路４５と、前記比較信号が出力されない
場合に、反転インバータ４Ｂを介してその不一致信号と
ライン同期信号のアンドを取って第２の制御信号を出力
するゲート回路４７とから構成され、該夫々のゲート回
路４５．４７より出力された「出力信号有り」及び「出
力信号なし」に相当する制御信号は夫々ＬＥＩ）素子用
通電回路５０と記録へ−ノド駆動電源回路８０に出力さ
れ、ＬＥＤヘッドの駆動制御とＬＥＤアレイのＯＮ　Ｏ
ＦＦ制御を行う。

次にかかる実施例の作用を第８図に基づいて説明する。

■先ずプリントスタート信号開始後、エラーチエツク回
路３０の比較記憶手段３２に例えば１１０”の識別ビッ
ト信号５２ａを、通電制御回路４０の比較記憶手段４２
ａには記録素子列の通電を開始する場合の通電制御ビッ
ト信号５２ｂとして”００１”、又比較記憶手段４２ｂ
には血抜の画像ラインにおける記録素子列の通電は阻止
するも記録ヘッドの駆動電源のＯＮ状態を維持する通電
制御ビット信号５２ｂ″１００″を、更に比較記憶手段
４２ｃには血抜の画像ラインにおける記録素子列の通電
阻止と同時に記録ヘー、ドの駆動電源をＯＦＦする通電
制御ビット信号５２ｂ″１０１″を夫々格納しておく。

■　そして前記格納終了後、先づ該当頁の発光開始点す
なわち実際の画像データの転送に魂立って、　１１像ラ
インビット分の非印字データの先頭に識別ビット信号５
′２ａ”１１０”を付加したデータ槍号を信号入力端子
２４よりシフトレジスタ２１に、クロック信号に基づい
てシリアルに送信する。

そして前記ラインデータの先頭に付した識別ビーノド信
号５２ａはシフトレジスタ２１より押し出され一時記憶
手段３１に格納され、そして該一時記憶手段３１に格納
された識別ビット信号５２ａとデータコントロール部１
０より直接比較記憶手段３２に格−された識別ビット信
号５２ａとを比較器３３により比較子る。

この場合ＬＥＤヘッド本体２θ側に異常がない場合は前
記両信号は一致する為に、ゲート回路３４を介して駆動
許可信号がヘッド駆動電源回路８０に出力され、ヘッド
駆動電源がＯＮするｅ’　　（ｓｒＥｐｔ　）又ＬＥＤ
ヘッド本体２０の一部に断線等の故障により前記識別ビ
ット信号５２ａがシフトレジスタ２！の出力端子より送
信されなかった場合又は識別ピット信−％５２ａがデー
タ化は等によりか変化している場合は、前記両信号は一
致しない為に、ゲート回路３８を介してエラー信号が出
力され、ヘッド駆動電源回路８０はＯＮせず、エラー信
号を図示しない制御盤等に出力しその旨ユーザに知らせ
る。

■次にＪプリントされる記録紙該当頁の先頭画像ライン
と対応する実際の画像データに”００１の通電制御ビッ
ト信号５２ｂを付加して転送し、ギのシフトレジスタの
出力信号端子側で該通電制御ビット信号５２ｂの有無を
比較器群４３ａにより検知して、該通電制御ビット信号
５２ｂが有りの場合に該比較信号判別回路４４ａよりの
制御信号に基づいて前記記録素子列の通電制御を開始す
る。（ＳＴＥＰ２　）の記録紙該当頁に行間又は中間余
白債城がある場合は、その余白先頭位置直前の画像ライ
ンと対応する画像データに″１００”通電制御ビット信
号５２ｂを付加して転送し、そのシフトレジスタの出力
信号端子側で該通電制御ビット信号５２ｂの有無を比較
器群４３ｂにより検知して、該通電制御ビット信号５２
ｂが有りの場合に該比較信号判別回路４４ｂよりの制御
信号に基づいて、駆動電源をＯＷＬ、た状態で血抜の画
像ラインにおける前記記録素子列の通電を阻１トする。

（ＳＴＥＰ３　） ■そして次の画像領域の先頭位置で前記■に記載した”
００１の通電制御ビット信号５２ｂを付加して実際の画
像データを転送する事により、記録素子列の通電が再開
され■と同様な作用を営む。（５ＴＥＰ従って前記スペ
ース領域を設定する非印字データがデータ化けして擬似
印字データが記録紙側に印字される恐れがなく、スペー
ス領域を確実に確保させる事が出来る。又この場合は記
録素子の駆動電源はＯＮ状態、言い換えれば駆動電源の
電圧安定性を維持しつつその後における前記記録素子列
の通電制御を円滑に行う事が出来、その後の画像データ
の印字品質が低下する恐れはない。

■そしてプリントされる記録紙該当頁の最終画像ライン
と対応する画像データには”１０１″通電制御ビット信
号５２ｂを付加して転送し、そのシフトレジスタの出力
信号端子側で該通電制御ビット信号５２ｂの有無比較器
群４３ｃにより検知して、該通電制御ビット信号５２ｂ
が有りの場合に該比較信号判別回路４４ｃよりの制御信
号に基づいて記録素子列の通電阻止と同時に記録ヘッド
の駆動電源をＯＦＦする。（ＳＴＥＰ５） これにより前記と同様に擬似印字データが記録紙側に印
字される恐れの除去とともに、記録ヘッドの駆動電源が
ＯＦＦされている為に省電力化が達成される。

尚、前記作用は本発明の単なる動作例を記載したもので
あり、前記エラーチエツクや通電制御に加えて他の種々
の制御動作を加える事は任意である。

「効果」 以上記載した如く本発明によれば、前記ＬＥＤ素子列と
同等な記憶容量をもつ事なく、これより大幅に小なる記
憶容量を有する記憶手段のみで、円滑に前記記録ヘッド
本体の異常検知その他の各種制御を行う事が出来、これ
によりの回路構成の小型化と簡単化を図りつつ、記録ヘ
ッド本体と制御回路が容易に一体化させてユニット化に
対応出来る記録ヘッド装置を提供する事が出来る。

又本発明によれば検知又は制御用ビットが少数で足りる
為に、前記異常検知等の各種制御が速やかに行われ、高
速化に対応出来る。

又ビット数が小である事は、その分の誤動作が生じる恐
れが大幅に低減し、検知精度が向−トする。

又前記機能ビットの転送は、画像データや非印字データ
の転送と別個に行われるものではなく、実際の画像デー
タに前記出力信号を付加して、該データの入力端子を利
用してシフトレジスタに転送し且つ該データの出力端子
より取り出し可能に構成される為に、特別な入出力制御
用端子やその為に制御回路等が不要であり、この面から
も回路構成の簡単化が達成される。

等の種々の著効を有す。

【図面の簡単な説明】

第１図及び第２図は本発明の実施例に係る光プリンタヘ
ッドユニットの概略構成を示し、第１図は保護カバーを
取外した状態の正面図、第２図は保護カバーを取付けた
状態の斜視図、第３図は本実施例の回路構成を示すブロ
ック図、第４図は前記データコントロール部の内部構成
を示すブロック図、第５図はシフトレジスタに転送され
るビット群を示すデータ構成図である。第６図はエラー
チエツク回路を示すブロック図、第７図は通電制御回路
を示すブロック図、第８図は本実施例の作用を示す頁フ
ォーマドを示す作用図である。＄９図は従来技術を示す
ブロック図である。

Claims (1)

1. 【特許請求の範囲】 １）記録ヘッド本体内のシフトレジスタに転送された画
   像データ信号にもとづいてライン状に配した記録素子列
   の少なくとも一部を同時に通電制御しながらプリント動
   作を行うようにした記録ヘッド装置において、非印字ラ
   インデータも含む画像ラインデータに付加して前記シフ
   トレジスタに送信された機能ビット信号を、該シフトレ
   ジスタの出力信号端子側より取り出して一時格納する記
   憶手段を設け、該一時記憶手段に格納された機能ビット
   信号に基づいて記録ヘッド本体側の各種制御を行うよう
   にした事を特徴とする記録ヘッド装置 ２）前記一時記憶手段を含む制御回路が前記記録ヘッド
   本体とともにユニット内に一体的に組込んだ事を特徴と
   する特許請求の範囲第１項記載の記録ヘッド装置 ３）前記制御回路が、一時記憶手段に格納された機能ビ
   ット信号に基づいて記録ヘッド本体の異常状態を検知す
   るようにした異常検知回路である特許請求の範囲第２項
   記載の記録ヘッド装置 ４）前記制御回路が、一時記憶手段に格納された機能ビ
   ット信号に基づいて記録ヘッド本体の駆動制御又は該ヘ
   ッド内に組込まれた記録素子列の通電制御を行うヘッド
   通電制御回路である特許請求の範囲第２項記載の記録ヘ
   ッド装置