JPH01116856A - マイクロコンピュータの共通信号バス切換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータシステムの２重化構成に
係り、特に信号バスを１つの共通信号バスとする２重化
構成システムに好適な共通信号バス切換方式に関する。

〔従来の技術〕

従来技術は、第４図に示した如くそれぞれのマイクロコ
ンピュータシステムｌａ、ｌｂがバス制御回路２ａ、２
ｂを介して独立に信号バス３ａ。

３ｂを有し、これに各種のインターフェイス４−１〜４
−ｎを接続している。従って各種のインターフェイス４
−１〜４−ｎはそれぞれが２組の信号バス選択回路を有
している。インターフェイス４−１〜４−ｎは外部の機
器７と入出力信号の授受を行なっている。又同期データ
バス５はそれぞれのマイクロコンピュータシステムｌａ
、ｌｂを結んで同期データを伝送しており、切換信号６
により異常時のマイクロコンピュータシステムｌａ。

１ｂの切換を行なっている。

又、計装置９８３年７月号第７６頁及び同８月号第７８
頁に論じられているもので第５図に示す如く、それぞれ
のマイクロコンピュータシステムｌａ、ｌｂが独立に各
種インターフェイス４−１〜４−ｎを含めて構成してい
るものがある。

〔発明が解決しようとする問題点〕

従来技術の一具体例として示した第４図は一般的な方式
であるが、各種インターフェイスに独立した２組の信号
バス選択回路を必要としインターフェイスの回路を複雑
化し、約３０％の部品増に伴い小型化並びに低価格の阻
害となる問題があった。又第５図に示した従来技術は、
−船釣なシングルシステムの構成をそのまま２重化シス
テムに移行させており無理のないシステム構成の反面、
２重化の不必要なインターフェイスも必ず２重化を要す
るといった問題を有し、インターフェイス個々の無駄は
ないが、システムとしての無駄を太し きヒラステムとしてのインターフェイス部は約５０％以
上となり第４図に示した例以上の損失を有するといった
問題がある。

本発明の目的は、マイクロコンピュータの２重化構成に
おいて外部との入出力信号の授受をするインターフェイ
ス部を簡素化する共通信号バスとその切換方式を提供す
ることにある。

〔問題点を解決するための手段〕

上記目的は、第１のマイクロコンピュータと、該第１の
マイクロコンピュータの第１バス信号を伝送する第１信
号パスと、第２のマイクロロンピユータと、該第２のマ
イクロコンピュータの第２バス信号を伝送する第２信号
バスと、前記第１のマイクロコンピュータと前記第２の
マイクロコンピュータとを結び同期データを伝送する同
期データバスと、前記第１信号バスと前記第２信号バス
とに接続し外部との入出力信号の授受を行なうインター
フェイスと、を備えたマイクロコンピュータの２重化シ
ステムにおいて、前記第１信号バスと前記第２信号バス
とを１つにした共通信号バスと、該共通信号バスと前記
第１のマイクロコンピュータとの間に配設し前記第１バ
ス信号の伝送を制御する第１バス制御手段と、前記共通
信号バスと前記第２のマイクロコンピュータとの間に配
設し前記第２バス信号の伝送を制御する第２バス制御手
段と、前記第１のマイクロコンピュータと前記第２のマ
イクロコンピュータのそれぞれの異常を検知しそれぞれ
の前記バス制御手段にバス切換信号を出力するバス切換
手段と、を備えて第１のマイクロコンピュータと第２の
マイクロコンピュータとのうちあらかじめ選択したいず
れか一方のマイクロコンピュータを該一方のマイクロコ
ンピュータに接続した前記バス制御手段を介して前記共
通信号バスに接続し前記一方のマイクロコンピュータの
異常を検知したとき前記バス切換信号により前記一方の
マイクロコンピュータと接続した前記バス制御手段によ
って前記共通信号バスから切離し他方のマイクロコンピ
ュータを該他方のマイクロコンピュータに接続した前記
バス制御手段を介して前記共通信号バスに接続するマイ
クロコンピュータの共通信号バス切換方式によって達成
される。

〔作用〕

前記構成において、第１バス制御手段と第２バ大制御手
段とはそれぞれに接続した第１のマイクロコンピュータ
と第２のマイクロコンピュータとのうちあらかじめ選択
したいずれか一方のマイクロコンピュータを共通信号バ
スに接続し、該共通信号バスは前記一方のマイクロコン
ピュータのバス信号を伝送して、前記共通信号バスに接
続したインターフェイスを介し該共通信号バスと外部と
の入出力信号の授受をし、バス切換手段は前記−方のマ
イクロコンピュータの異常を検知したときバス切換信号
を前記第１バス制御手段と前記第２バス制御手段とに出
力して、前記一方のマイクロコンピュータに接続した前
記バス制御手段は該−方のマイクロコンピュータを前記
共通信号バスから切離し、他方のマイクロコンピュータ
に接続した前記バス制御手段は該他方のマイクロコンピ
ュータを前記共通信号バスに接続する。

〔実施例〕

以下、本発明による一実施例を第１図〜第３図を用いて
説明する。

第１図は２重化構成マイクロコンピュータシステム１０
の全体構成ブロックを示す図で、それぞれのマイクロコ
ンピュータシステム（第１のマイクロコンピュータ、第
２のマイクロコンピュータ）ｌａ、ｌｂの演算制御回路
１１ａ、ｌｌｂはバス制御回路（第１バス制御手段、第
２バス制御手段）２ａ、２ｂを介して共通信号バス８に
結合されている。共通信号バス８は外部機器（外部）７
と入出力信号の授受をするインターフェイス４−１〜４
−ｎで結合されている。インターフェイス４−１〜４−
ｎは、その目的に応じ２重化又は１重化構成とし、イン
ターフェイス４−１．４−２は２重化とした例を示し、
インターフェイス４−ｎは１重化の例を図示している。

バス制御回路２ａ。

２ｂには演算制御回路１１ａ、ｌｌｂとのそれぞれのバ
ス信号（第１バス信号、第２バス信号）１０１ａ、１０
１ｂの送受と切換信号発生回路（バス切換手段）１２ａ
、１２ｂからのバス切換信号１０２ａ、１０２ｂを入力
する。それぞれのマイクロコンピュータシステムｌａ、
ｌｂ間は同期制御回路１３ａ、１３ｂを介して同期デー
タ１２２ａ、１２２ｂを伝送する同期データバス５と切
換信号群を伝癌する切換信号バス１５とで結合されてい
る。切換信号発生回路１２ａ、１２ｂ内には異常検出回
路１６ａ、１６ｂ、切替回路１７ａ、１７ｂ、フラグ回
路１８、インターロック回路１９ａ、１９ｂなどを有し
ており第１図における図示では説明を容易化するため一
方のマイクロコンピュータシステム１ａを優先側、他方
のマイクロコンピュータシステム１ｂを待期側と選択し
たときの状態を示している。優先側、待期側はあらかじ
め選択することで決定されるが本発明による実施例では
説明を容易化するためマイクロコンピュータシステム１
ａを優先動作側、マイクロコンピュータシステム１ｂを
待期側と選択された一例について示し以下の説明も同様
とする。したがって、まず接続電源が投入されるとあら
かじめ選択し定められた優先動作側のマイクロコンピュ
ータシステム１ａが異常のない限り共通信号バス８の使
用を占有し、マイクロコンピュータシステム１ｂは待期
状態となる。−旦優先側マイクロコンピュータシステム
１ａに異常−榎発生すると異常検出回路１６ａでこれを
検知し異常信号１０３を出力して優先側のマイクロコン
ピュータシステム１ａではインターロック回路１９ａが
この異常信号１０３を受けて、バス制御回路２ａにバス
切換信号１０２ａを出力し共通信号バス８との結合を切
離す。待期側のマイクロコンピュータシステム１ｂにお
いては前記異常信号１０３を受けて切換回路１７ｂ、フ
ラグ回路１８を介してインターロック回路１９ｂよりバ
ス制御回路２ｂにバス切換信号１０２ｂを出力し待期側
のマイクロコンピュータシステム１ｂを共通信号バス８
に結合する。

しかも同期データバス１４を介して同期データ１２２ａ
、１２２ｂを伝送しマイクロコンピュータシステム１ａ
との情報が一致している状況からスタートするためイン
ターフェイス４−１〜４−ｎへの影響はない。実際的に
は、外部機器７への送出状況では最悪−周期演算前のデ
ータとなり、外部機器７からの受信時には改めて一周期
演算の先頭からとなり、他の条件においても−周期演算
の先頭若しくは一周期演算前からの切換動作となる。従
ってプリントアウト等の場合は改ページされあらためて
プリントアウトの先頭からとなる。

次に第２図と第３図を用いて切換動作の詳細を説明する
。

第２図はマイクロコンピュータシステムｌａ。

１ｂとバス制御回路２ａ、２ｂの共通信号バス８への切
換動作を行なう詳細な回路を示す図である。

第２図において、演算制御回路１１ａ、ｌｌｂは演算制
御を実行するマイクロコンピュータで構成され一般的に
ストアードプログラム方式を採っている。従ってその機
能はプログラムにより決定される。演算制御回路１１ａ
、ｌｌｂへの入出力情報は全べて内部信号バス２０ａ、
２０ｂを介して実行する。従って各種の内部的なインタ
ーフェイスは内部信号バス２０ａ、２０ｂに接続する。

同期制御回路１３ａ、１３ｂは情報の一致化を行なうた
めの制御回路で、マイクロコンピュータシステム１ａの
バックアップを誤りのない情報で実行するための役割を
有している。ワンショットタイマ回路２１ａ、２１ｂは
演算制御回路１１ａ。

１１ｂが正常動作時は該タイマがタイムアツプする前に
一連の動作を完了しリセット動作を実行するため一般に
はタイムアツプしない。しかし演算制御回路１１ａ、ｌ
ｌｂの動作が予定時間を過ぎても実行未完の場合は、こ
れを異常があったとみなしタイムアツプ信号１０４ａ、
１０４ｂを発する。この動作も演算Ｍ御回路１１ａ、ｌ
ｌｂのプログラムにより決定する。パルス出力回路２２
ａ。

２２ｂはパルス信号１０５ａ、１０５ｂを導出するイン
ターフェイスで、該パルス出力１０５ａ。

１０５ｂは演算制御回路１１ａ、ｌｌｂが一定の動作を
実行しており、周期動作の完了毎（次の周期動作のスタ
ートとなる）に発する。しかも演算制御回路１１ａ、ｌ
ｌｂの情報が一致している状況のもとで発する機能を付
加している。これもまた、演算制御回路１１ａ、ｌｌｂ
のプログラムにて機能を決定している。電源異常検出回
路２３ａ。

２３ｂはマイクロコンピュータシステムｌａ。

ｌｂ、バス制御回路２ａ、２ｂの直流操作電源が正常か
否かをチエツクし低電圧、過電圧等の異常時に電源異常
信号１０６ａ、１０６ｂを発する。

バスゲート制御回路２４ａ、２４ｂは信号バスを外部の
共通信号バス８と結合するインターフェイスである。優
先動作側の演算制御回路１’ｌａの内部信号バス２０ａ
は、バス制御回路２４ａを介して、マイクロコンピュー
タシステム１ａが正常であるときはタイムアツプ信号１
０４ａと電源異常信号１０６ａとはいずれも“０″であ
りＯＲ回路２５の出力である異常信号１０３は”　Ｏ”
　１’ＮＯＴ回路２６の出力１０７はａｔ　ｌ　ｕとな
り、マイクロコンピュータシステム１ｂからの待機側が
共通信号バスに接続していないことを示す否定信号１０
８は（１１３１で、信号１０７と信号１０８を入力する
ＡＮＤ回路２７の出力バス切換信号１０２ａは１”とな
っているためＡＮＤ回路２８ａを介して共通信号バス８
に接続している。

一方マイクロコンピュータシステム１ａがタイムアツプ
出力１０４ａ又は電源異常信号１０６ａのいずれかがパ
１”となり異常の場合は、ＯＲ回路２６の出力の異常の
信号１０３は“１′″となりＮＯＴ回路２６の出力信号
１０７を０′″とするためＡＮＤ回路２７の出力バス切
換信号１０２ａも“Ｏ”となりＡＮＤ回路２８ａでマイ
クロコンピュータシステム１ａを共通信号バス２８から
切離す、異常信号１０３は待期側のマイクロコンピュー
タシステム１ｂのパルス信号１０５ｂとＡＮＤ回路２９
で同期されブリップフロップ回路３ｏに記憶される。こ
のときフリップフロップ回路３０のフリップフロップ出
力信号１１０はｘｉ　１”となり、マイクロコンピュー
タシステム１ｂが正常であればタイムアツプ信号１０４
ｂと電源異常信号１０６ｂとはいずれも“Ｏ”でありこ
れらを入力するＮＯＲ回路３１の出力１１１はＩｔ　１
９１となる。

したがってＡＮＤ回路３２の出力バス切換信号１０２ｂ
は“１”となりＡＮＤ回路２８ｂを介して、マイクロコ
ンピュータシステム１ｂを共通信号バス８に接続する。

更にＡＮＤ回路３２の否定信号１０８は“′０″となる
ためマイクロコンピュータシステム１ａのＡＮＤ回路２
７の一方の入力の信号１０７が“１”となってもバス切
換信号１０２ａをｉｔ　１　ｐｐとしない。このように
して一連の切換動作を完了する。

更にマイクロコンピュータシステム１ａを交換等で正常
化させた時点で、該マイクロコンピュータシステム１ａ
内のリセット回路３３ａをＯＮさせて（例えば押釦スイ
ッチ等による手動リセット操作によって行なわれる）リ
セット信号１１２を発生させＡＮＤ回路３４がパルス信
号１０５ａと同期をとりフリップフロップリセット信号
１１３ａをマイクロコンピュータシステム１ｂに送出す
る。

該フリップフロップリセット信号１１３ａによりＯＲ回
路３５を介しフリップフロップリセット信号１１３ｃに
よりフリップフロップ回路３０をリセットする。このた
めフリップフロップ回路３０のフリップフロップ出力信
号１１０は′０”となりＡＮＤ回路３２のバス切換信号
１０２ｂは０′″となりＡＮＤ回路２８ｂを介してマイ
クロコンピュータシステム１ｂを共通信号バス８から切
離す。

又ＡＮＤ回路３２の否定出力１０８は１”となリマイク
ロコンピュータシステム１ａは正常であるためＮＯＴ回
路２６の出力も′１″であるためＡＮＤ回路２７のバス
切換信号１０２ａが“１”となってＡＮＤ回路２８ａを
介してマイクロコンピュータシステム１ａを共通信号バ
スに接続する。

以上によりもとの状態にもどし一連の動作が完了する。

尚マイクロコンピュータシステム１ｂ内のリセット回路
３３ｂは電源投入時のフリップフロップ回路３０のフリ
ップフロップリセット信号１１３ｂの発生回路である。

以上に説明した切換動作をタイムチャートで示したのが
第３図である。

第３図において、交流の操作電源１２０は一般にマイク
ロコンピュータシステムｌａ、ｌｂに同じものを導入し
、これが投入されると直流電源１２１ａ、１２１ｂが確
立され演算制御回路１１ａ。

１１ｂがイニシャライズ動作からスタートし一連の動作
に入る。従って第３図中に示した（イ）。

（ロ）、（ハ）、（ニ）、（ホ）、（へ）をもって共通
信号バス８に共通バス信号１００としてバス信号１０１
ａが導出される。ｔｏは演算周期でこの周期毎にパルス
出力１０５ａ、１０５ｂが送出され、同期データ１２２
ａ、１２２ｂは情報−致のためのデータ通信で一周期内
の前後の仕事として一般に実行される。次にマイクロコ
ンピュータシステム１ａに異常が発生した場合、バス信
号１０１ａが（ト）の時点で異常になりこれを（す）の
点から波帯管理時間ｔｘ時間過ぎるとタイムアツプ信号
１０４ａが発せられ、以後（オ）、（ワ）、（力）、（
ヨ）、（夕）の順で（し）の共通信号バス８をマイクロ
コンピュータシステム１ａからマイクロコンピュータシ
ステム２ａへ切換えて動作を完了する。マイクロコンピ
ュータシステム１ｂで運転中（し）で示す時点で、マイ
クロコンピュータシステム１ａを交換し、再び正常晶に
（ソ）の時点で直流電源１２１ａを印加するとマイクロ
コンピュータシステム１ａは再び正常動作を開始する。

しかし情報の一致化がない限りマイクロコンピュータシ
ステム１ｂからマイクロコンピュータシステム１ａへの
切換えはロックする必要があり同期データ１２２ａ、１
２２ｂにより再開された情報の交換で条件の整備を行な
い情報交換の２周期以後をもって（図中ａ部のパルス信
号１０５ａは発しないプログラムをマイクロコンピュー
タシステム１ａにもたせであるが説明の便宜上パルス信
号１０５ａを図示している）リセット押釦スイッチ等に
よるリセット信号１１３ａを受けると、　（ツ）、（ネ
）、（す）、（う）、（ム）。

（つ）、（１）でマイクロコンピュータシステム１ｂか
らマイクロコンピュータシステム１ａへの一連の手動切
換えを完了しマイクロコンピュータシステム１ｂはもと
のバックアップ体制に入る。

以上の本発明による一実施例の説明においては、マイク
ロコンピュータシステム１ａが主でマイクロコンピュー
タシステム１ｂは従となりマイクロコンピュータシステ
ム１ａをバックアップする役割をもっておりマイクロコ
ンピュータシステム１ｂで作動中はバックアップなしの
状況となる。

この状況は一般の２重化システムにおいても同様である
。

また、情報の一致化通信について特にふれていないが、
該−数比通信は従来から使用されている一般技術故あら
ためての説明を省略した。更に演算制御回路１１ａ、ｌ
ｌｂのプログラムに関しても本発明の目的とすることで
なくこれも具体的フローによる説明を省略した。

以上説明したように本実施例によれば、異常信号により
マイクロコンピュータシステムｌａ。

１ｂの共通信号バス８への接続の切換えと、切換時にマ
イクロコンピュータシステムｌａ、ｌｂが同時に共通信
号バス８を占有することなく、待期側のコンピュータシ
ステムでバックアップ運転している状態から優先側のコ
ンピュータシステムへもどすことができ、信号バスを共
通信号バス８に共通化したため該共通信号バス８に接続
し外部機器７との入出力信号の授受をするインターフェ
イスを簡素化することができ効果がある。

〔発明の効果〕

本発明によれば、マイクロコンピュータシステムの２重
化構成において、それぞれの信号バスを共通化した共通
信号バスとそれぞれのマイクロコンピュータシステムが
前記共通信号バスを同時に占有しない共通信号バス切換
方式によって、前記共通信号バスに接続し外部との入出
力の授受をするインターフェイスは前記それぞれのマイ
クロコンピュータシステムのバス信号を選択する信号バ
ス選択回路を該インターフェイス部に有する必要がなく
、該インターフェイスの２重化も用途に応じ選択できる
ので、該インターフェイスの部品点数を減じ、小型化、
低価格化、省電力化が計れるといった優れた効果がある
。

【図面の簡単な説明】

第１図は本発明による一実施例を示す全体ブロック図、
第２図は切換え動作の詳細を示す回路ブロック図、第３
図は切換え動作のタイムチャート図、第４図〜第５図は
従来技術の具体例を示す図である。 ｌａ、ｌｂ・・・マイクロコンピュータシステム、２ａ
、２ｂ・・・バス制御回路、３ａ、３ｂ・・・信号バス
、４−１．４−ｎ・・・インターフェイス、５・・・同
期データバス、７・・・外部機器、８・・・共通信号バ
ス、１ｏ・・・２重化構成マイクロコンピュータシステ
ム・１２ａ、１２ｂ−切換信号発生回路、１０１ａ。 １０　ｌ　ｂ−・・バス信号、１０２ａ、１０２ｂ−バ
ス切換信号、１０３　・・・異常信号、１２２ａ、１２
２ｂ・・・同期データ。

Claims (1)

【特許請求の範囲】
1. １、第１のマイクロコンピュータと、該第１のマイクロ
   コンピュータの第１バス信号を伝送する第１信号バスと
   、第２のマイクロコンピュータと、該第２のマイクロコ
   ンピュータの第２バス信号を伝送する第２信号バスと、
   前記第１のマイクロコンピュータと前記第２のマイクロ
   コンピュータとを結び同期データを伝送する同期データ
   バスと、前記第１信号バスと前記第２信号バスとに接続
   し外部との入出力信号の授受を行なうインターフェイス
   と、を備えたマイクロコンピュータの２重化システムに
   おいて、前記第１信号バスと前記第２信号バスとを１つ
   にした共通信号バスと、該共通信号バスと前記第１のマ
   イクロコンピュータとの間に配設し前記第１バス信号の
   伝送を制御する第１バス制御手段と、前記共通信号バス
   と前記第２のマイクロコンピュータとの間に配設し前記
   第２バス信号の伝送を制御する第２バス制御手段と、前
   記第１のマイクロコンピュータと前記第２のマイクロコ
   ンピュータのそれぞれの異常を検知しそれぞれの前記バ
   ス制御手段にバス切換信号を出力するバス切換手段と、
   を備えて第１のマイクロコンピュータと第２のマイクロ
   コンピュータのうちあらかじめ選択したいずれか一方の
   マイクロコンピュータを該一方のマイクロコンピュータ
   に接続した前記バス制御手段を介して前記共通信号バス
   に接続し前記一方のマイクロコンピュータの異常を検知
   したとき前記バス切換信号により前記一方のマイクロコ
   ンピュータに接続した前記バス制御手段によつて前記共
   通信号バスから切離し他方のマイクロコンピュータを該
   他方のマイクロコンピュータに接続した前記バス制御手
   段を介して前記共通信号バスに接続することを特徴とす
   るマイクロコンピュータの共通信号バス切換方式。