JPH01117332A - 不揮発性半導体メモリおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、エンデユランス（書き込みおよび消去の繰
返し回数）特性、さらにトンネル酸化膜の絶縁破壊特性
が改善されるようにした不揮発性半導体メモリおよびそ
の製造方法に関する。

［従来の技術］ Ｅ２　ＰＲＯＭにあっては、書き込みおよび消去の繰返
し回数が増加するにしたがって、スレッショルド電圧Ｖ
Ｔが低下するものであり、ＶＴウィンドが狭まる性質を
有する。そして、このスレッショルド電圧ＶＴの低下は
、トンネル酸化膜が薄い程少なくなり、良好なエンデユ
ランス特性を有゛　　　するようになるものであるが、
トンネル酸化膜を薄くするように構成すると、この酸化
膜の欠陥密度が増加するようになると考えられる絶縁破
壊寿命が弱くなる傾向にある。

従来、トンネル酸化膜を形成する手段としては、半導体
ウェハを電気炉内に設定し、上記半導体ウェハの表面に
１００人前後の厚さの酸化膜を形成させて、この酸化膜
がトンネル酸化膜として使用されるようにしている。し
かし、空気中や薬品による洗浄工程等で、半導体ウェハ
表面に形成された質の悪い５〜１５人程度の自然酸化膜
を除去することが困難である。

一般に電気炉にあっては、例えばＨ２（水素）によって
シリコンでなる半導体ウェハの表面の自然酸化膜を高温
で除去する場合、Ｈ２導入前のガス置換、Ｈ２処理後の
ガス置換に多くの時間を必要とするものであり、ＩＣ，
ＬＳＩの不純物の再分布が起こるようになって、高集積
化デバイス対応させることが困難である。また、この自
然酸化膜除去処理のための時間を短くしようとすると、
爆破の危険が生ずるようになるので、そさの時間は自ず
と制限されていた。

［発明が解決しようとする問題点］ この発明は上記のような点に鑑みなされたもので、半導
体ウェハ表面に、この半導体ウェハを処理用のチャンバ
から取り出すことなくトンネル酸化膜が形成されるよう
にすると共に、このトンネル酸化膜は特に薄くすること
がなくとも、エンデユランス特性を良好なものとするこ
とができるようにする不揮発性半導体メモリおよびその
製造方法を提供しようとするものである。

［問題点を解決するための手段］ すなわち、この発明に係る半導体メモリは、トンネル酸
化膜が酸化膜の両面にナイトロオキサイドの層がそれぞ
れ形成されるようにした３層構造で構成されるようにす
るものであり、このために半導体ウェハをチャンバ内に
設定した状態で自然酸化膜を除去し、その後チャンバ内
を減圧排気して酸素を導入し、ハロゲンランプ等によっ
て急速酸化して半導体ウェハ表面に酸化膜を形成させる
。

その模、上記チャンバ内を減圧排気し、反応ガスを導入
して同じくハロゲンランプ等によって急速加熱し、急速
窒化させるようにするものである。

［作用コ 上記のように例えばシリコン酸化膜でなるトンネル酸化
膜の両面それぞれにナイトロオキサイド層が形成された
３層構造とすることによって、この絶縁膜のトラップ量
が少なくなるものであり、しかも酸化シリコン膜のみの
トンネル酸化膜層の場合に比較して、絶縁破壊特性に優
れたものとすることができる。すなわち、トラップ量が
少ないものであるため、エンデユランス特性におけるス
レッショルド電圧の低下が・少なくなり、書き込みおよ
び消去の繰返し回数特性に優れたものとすることができ
、信頼性の高いＥ２　ＦＲＯＭが得られるようになるも
のである。

［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説明する。

第１図はＥ２　ＰＲＯＭのトンネル酸化膜を形成する工
程を示しているもので、シリコン半導体ウェハが処理用
のチャンバ内に設定される。

そして、このように半導体ウェハがチャンバ内に設定さ
れた状態でこのチャンバ内を減圧排気する第１の工程１
１を実行する。このようにしてチャンバ内が真空状態に
排気されたならば、このチャンバ内に第２の工程１２で
示すように８２　、ＨＣλ、等の反応ガスを導入し、こ
のチャンバ内を昇温する第３の工程１３を実行するもの
で、この第３の工程１３によって、半導体ウェハの表面
に空気中や薬品処理によって形成された質の悪い自然酸
化膜を除去する。たとえば、この第３の工程１３にあっ
ては、１１５０℃の温度で６０秒間の処理が行われる。

そして、このような自然酸化膜の除去処理が行われたな
らば、第４の工程１４で降温動作が実行される。

このようにしてチャンバ内の温度が降下されたならば、
第５の工程１５でチャンバ内を減圧排気し、ざらに第６
の工程１６でチャンバ内に０２　　（ＩＩ素）を導入す
る。このようにチャンバ内の半導体ウェハが酸素雰囲気
内に設定されたならば、第７の工程１７でこのチャンバ
内の半導体ウェハを昇温し、この半導体ウェハの表面に
シリコン酸化膜を形成させるようにする。この場合、こ
の工程１７における昇温処理は、例えばハロゲンランプ
を用いて行ない、急速に昇温されるようにし、半導体ウ
ェハの表面を急速酸化させることによって、シリコン酸
化膜が形成されるようにしている。

ここで、この第７の工程１７における昇温処理は、例え
ば１１５０℃で４０秒間行われ、１００人の膜厚のシリ
コン酸化膜が形成されるようにしている。

このように半導体ウニへの表面にシリコン酸化膜が形成
されたならば、上記チャンバ内を第８の工程１８で降温
し、さらに第９の工程１９で減圧排気する。

このようにシリコン酸化膜が表面に形成されたシリコン
半導体ウェハの設定されるチャンバ内には、次の第１０
工程２０で窒化反応ガスＮＨ３を導入する。そして、第
１１工程２１で例えばハロゲンランプを用いた急速加熱
手段によって急速昇温させ、急速窒化させる。この窒化
工程は、例えば１１５０℃で３０秒間行われる。このよ
うにして窒化処理が行われたならば、第１２工程２２で
降温処理し、さらに第１３工程２３でチャンバ内に窒素
を導入し、半導体ウェハを取り出すようにする。

第２図は上記のようなトンネル酸化膜の形成処理を行な
う装置の概略的な構成を示しているもので、石英チャン
バ３１内にシリコン半導体ウェハ３２が挿入され、支持
設定されるようになっている。

このチャンバ３１にはガス導入口３３オよび３４が形成
され、導入口３３からＮ２が導入され、導入口３４から
ＮＨ３，０２、Ｎ２　、ＣＩ２等の反応ガスが選択的に
導入されるようになっている。そして、このチャンバ３
１にはさらに排出口３５が形成されていて、この排出口
３５から図示されない真空ポンプによって、チャンバ３
１内が選択的に減圧排気処理されるようにしている。

ここで、上記石英チャンバ３１の外周部には、ハロゲン
ランプ３６による加熱機構が設けられているもので、こ
のハロゲンランプ３６によってシリコン半導体ウェハ３
２が急速に加熱制御されるようにしている。

尚、詳細は図示されていないが、石英チャンバ３１内で
上記加熱温度が観測されているものであり、その加熱温
度が目標温度状態に設定されるようにハロゲンランプ３
６が制御されるものである。また、加熱源としては、ハ
ロゲンランプに代わりアークランプが適宜使用されるも
のである。

第３図は第１図で示したトンネル酸化膜の形成処理作業
における各工程の温度状態およびチャンバ３１内の気圧
の状態を示している。

第３図４上記のようにしてトンネル酸化膜の形成される
Ｅ２　ＰＲＯＭの１記憶素子部分の断面構成を示してい
るもので、シリコン半導体基板４１の主表面部に対応し
て形成されたソース４２およびドレイン４３の領域部に
対応して、ゲート絶縁ｌＩ４４を・介してポリシリコン
によるフローティングゲート４５が形成されている。そ
して、このフローティングゲート４５と上記ドレイン４
３との間に、シリコン酸化薄膜によってトンネル酸化膜
４６が形成されるようにしている。そして、上記フロー
ティングゲート４５の上に、絶縁１０４７を介してポリ
シリコンによるコントロールゲート４８が形成されるも
のである。

このように構成されるＥ”　ＰＲＯＭにあっては、１０
０人程度のトンネル酸化膜４６を通して、電子をフロー
ティングゲート４５に出し入れすることによって、デー
タの書き込みおよび消去動作が行われる。

例えばフローティングゲート４５に電子を入れるデータ
の書き込み動作時にあっては、コントロールゲート４８
に１８〜２５Ｖの電圧を印加設定し、ドレイン４３、ソ
ース４２、および基板４１をＯｖに設定する。また、消
去のために７０−ティングゲート４５から電子を抜くた
めには、コントロールゲート４８、ソース４２および基
板４１を０■に設定し、ドレイン４３に１８〜２５Ｖの
電圧を印加設定するものである。

このようなＥ”　ＦＲＯＭにおいて、高電圧の印加制御
によってデータの書き込みおよび消去のデバイス動作を
円滑に実行させる−ためには、トンネル酸化１ｇ！４６
が重要となる。

上記のようにして形成されるようになるトンネル酸化膜
４３にあっては、その構造は第５図で示すバンドタイア
ゲラムのようになるものであり、トンネル酸化膜の表面
およびシリコン基板の界面側が、ナイトロオキサイド化
された構造となる。したがって、この図で破線で示すよ
うに、このトンネル酸化膜が酸化シリコン（Ｓｔ　Ｏ”
　）ＩＩＩのみによる場合よりも、このトンネル酸化膜
の表面および界面部でのトンネル膜のバリアハイドが低
くされるようになる。

このような、シリコン酸化膜の両面にナイウトロオキサ
イドの膜が形成されるような３層構造とされるトンネル
酸化膜は、前記第７の工程１７で形成されたシリコン酸
化膜を、第１０工程２０さらに第２１工程２１で示すよ
うに、ＮＨｉガス雰囲気で、ハロゲンランプによって急
速加熱することにより構成できるものである。

例えば、文献（Ｙａｓｕｓｈｉ　　Ｎａ１ｔｏ　ａｔ　
ａｔ、　Ｊ。

Ｖａｃ、　Ｔｅｃｈｎｏｌ、　８５　（３）　、　Ｍａ
ｃ／Ｊｕｎ　　１９８７、Ｐ２Ｓ５）においては、上記
のような窒化手段が示されているもので、窒化時間の短
いときは、シリコン酸化膜の表面および界面にナイトロ
オキサイドが形成され、時間の経過と共に酸化膜全体が
ナイトロオキサイド化されるようになる。そして、この
ことは本件発明者等においても確認された。

そして、第５図で示されたようにナイトロオキサイド層
を両面に有する３Ｉｉｌ構造のトンネル酸化膜とした場
合、この絶縁膜の電子トラップ量が少なくなり、且つこ
のトンネル酸化膜が酸化シリコンのみの場合にときより
も、絶縁破壊特性が優れたものとなることが確認された
。

第６図はその実験により得られた結果を示しているもの
で、この例は電流密ａＪが“Ｊ−６４ｍ　Ａ　／　ｃｍ
！”としトンネル酸化膜の厚さＴｏｘが１０５人の場合
である。

すなわち、この第６図から明らかにように、曲ｍＡで示
す例は、急速窒化時間を“０秒”とした場合であり、実
質的に急速窒化工程が行われなかった例であり、時間の
経過と共に電圧ｖｇが増加する。ここで、電圧■９は、
トンネル酸化膜中にトラップされた電荷量に対応するも
のである。

これに対して、温度１１５０’Ｃで１０秒間急速窒化し
た場合、および同温度で３０秒間急速窒化した場合には
、この図で曲線ＢおよびＣで示すように、ＶＱがほとん
ど増加しない。しかし、曲線りで示すように１００秒間
急速窒化処理を行なうと、急速に■ｇが増加するように
なる。

第７図は定電８１１ＴＤＤＢ絶縁破壊寿命試験を行なっ
た結果を示すもので、Ａ、Ｂ、Ｃはそれぞれ１１５０℃
での急速窒化時間を０秒、１０秒および３０秒とした例
であり、ＤおよびＥはそれぞれ急速窒化時間を１００秒
および３００秒とした場合の例である。

すなわち、両面にナイトロオキサイドの層を有する３ｍ
構造となった場合には、電子のトラップ量が少ない状態
に保たれるものであり、エンデユランス特性におけるス
レッショルド電圧の低下は少ないものであり、データの
書き込みおよび消去の繰返し回数が増加しても、その書
き込みおよび消去特性が安定に保たれるようになる。ま
た、第７図の結果からも明らかとなるように、トンネル
酸化膜が３１１ｉ構造とされるような状態で、絶縁破壊
特性が良好となるものであり、絶縁破壊寿命に優れたも
のとされるようになる。

第８図はエンデユランス特性の状態を示したもので、こ
の図においてＡはトンネル酸化膜の厚さが１１０人で、
１１５０℃で３０秒間急速窒化した場合ものであり、ス
レッショルド電圧Ｖ↑が書ぎ込みおよび消去を繰返して
もほとんど低下しない。これに対してＢで示す急速窒化
を行なわず、ナイトロオキサイド層が存在しない場合に
は、翳き込みおよび消去動作の繰返しと共に、スレッシ
ョルド電圧ＶＴが低下し、７丁ウィンドが狭くなるもの
である。

これまでの説明では、急速窒化処理の温度を１１５０℃
とした場合を述べている。しかし、この急速窒化の条件
を変更しても３層の構造のトンネル酸化膜が形成される
ようになるものであり、シリコン酸化膜の表面側および
界面側にそれぞれナイトロオキサイドの層が形成される
３層構造とされる条件、すなわち窒化温度および急速窒
化時間は、第９図に斜線で示す範囲となるものである。

シリコン酸化膜を急速窒化処理することによって、この
酸化膜の両面にナイトロオキサイド層を形成するような
３層構造のトンネル酸化膜とした場合、エンデユランス
特性、ざらに絶縁破壊寿命特性が改善されるのは、次の
ような理由からと思われる。

すなわち、トンネル酸化膜部分がシリコン酸化膜のみに
よって構成された場合には、Ｓ＋ａ＆板と上記トンネル
酸化膜を構成するＳｉＯ２との界面近傍に、歪んだいわ
ゆる５ｉ−０のトラップの原因と言われるストレインボ
ンドが存在するが、急速窒化処理を行ない１、ある量の
窒化酸化ＩＩＩ（ナイトロオキサイド）が界面近傍に形
成されると、この界面部の歪が減少し、トラップの減少
現象がおこると考えられる。さらに、このナイトロオキ
サイドは酸化膜よりもバリアバイトが低いものであり、
したがって全体としてトンネル膜が厚いにもかかわらず
、見掛は上モ薄い膜として考えられるようになり、上記
理由によるトラップの減少とあわせてさらにトラップが
少なくなるものと考えられる。しかしながら、全体がナ
イトＯオキサイド化されると歪が増え、トラップ量が著
しく増加するようになり、最適範囲が存在することがわ
かった。

［発明の効果］ 以上のようにこの発明に係る不揮発性半導体メモリにあ
っては、トンネル酸化膜がナイトＯオキサイドによって
挟まれた３１１！構造とされることによってエンデユラ
ンス特性が効果的に改善されるものであり、また絶縁破
壊寿命特性も改善され、寿命の長い且つ信頼性の高いＥ
”　ＦＲＯＭが得られるようになる。また、上記のよう
な３１１１構造のトンネル酸化膜も、処理用チャンバか
ら１度も取り出すことなく一連の工程で形成することが
できるものであり、この種半導体メモリの製造工程が簡
易化され、製品の信頼性の向上にも大きな効果を発揮す
るようになる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る不揮発性半導体メモ
リの特にトンネル酸化膜部分の製造処理工程を説明する
図、第２図は上記製造処理を実行する装置の構成を説明
する図、第３図は上記処理工程におけるチャンバ内の温
度および圧力の状態を経時的に示す図、第４図はＥ２　
ＰＲＯＭの記憶素子部を説明する断面構成図、第５図は
上記素子のバンドダイアグラムを示す図、第６図はトラ
ップ量の状態を実験して得た結果を示す図、第７図は同
じく絶縁破壊寿命試験を行なった結果を示す図、第８図
はこの発明に係るメモリのエンジュランス特性を従来例
と対比して示す図、第９図は３層構想が得られるための
窒化温度と急速窒化時間との関係条件を示す図である。 ３１・・・石英チャンバ、３２・・・半導体ウェハ、３
６・・・ハロゲンランプ、４．１・・・シリコン半導体
基板、４２・・・ソース、４３・・・ドレイン、４４・
・・絶縁膜、４５・・・フローティングゲート、４Ｂ・
・・トンネル酸化膜、４８・・・コントロールゲート。 出願人代理人　弁理士　鈴　江　武　彦第１　図 第２図 第３図 第４図 ５ｉ０２　　　蓄乏咳 第５図 第６区 第７図

Claims (3)

【特許請求の範囲】
1. （１）半導体ウェハの設定されたチャンバ内を減圧排気
   する工程と、 上記減圧排気されたチャンバ内に反応ガスを導入し昇温
   させて上記半導体ウェハの表面に形成されている自然酸
   化膜を除去する工程と、 この自然酸化膜の除去された半導体ウェハの設定された
   チャンバ内を減圧排気し、酸素を導入する工程と、 この酸素の導入されたチャンバ内の半導体ウェハ表面を
   急速酸化させて酸化膜を形成する工程と、 上記チャンバを減圧排気し、このチャンバに窒素系の反
   応ガスを導入する工程と、 この窒素系反応ガスの導入されたチャンバ内に設定され
   る半導体ウェハの表面を加熱し窒化させる工程とを具備
   し、 この窒化工程では、上記半導体ウェハの表面が急速に加
   熱され、上記酸化膜の両面にナイトロオキサイドの層が
   形成されたトンネル層が構成されるようにしたことを特
   徴とする不揮発性半導体メモリの製造方法。
2. （２）上記加熱工程では、ハロゲンランプまたはアーク
   ランプによる熱源が使用されるようにした特許請求の範
   囲第１項記載の不揮発性半導体メモリの製造方法。
3. （３）半導体基板に形成されるドレインとフローティン
   グゲートとの間に、酸化膜の両面にナイトロオキサイド
   層が形成されるようにした３層構造のトンネル酸化膜層
   が形成されるようにしたことを特徴とする不揮発性半導
   体メモリ。