JPH01117538A - 従属同期形の通信方式 - Google Patents
従属同期形の通信方式Info
- Publication number
- JPH01117538A JPH01117538A JP62275268A JP27526887A JPH01117538A JP H01117538 A JPH01117538 A JP H01117538A JP 62275268 A JP62275268 A JP 62275268A JP 27526887 A JP27526887 A JP 27526887A JP H01117538 A JPH01117538 A JP H01117538A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- slave
- control signal
- input
- speed control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報転送に利用する従属同期形の通信方式に関
する。本発明は主側回路から与えられる入出力用クロッ
クおよびフレームパルスに同期して主側と従側回路間の
情報の送受を行う通信方式に関する。特に、従側の要求
により入出力用クロックを可変する速度可変通信方式に
関する。
する。本発明は主側回路から与えられる入出力用クロッ
クおよびフレームパルスに同期して主側と従側回路間の
情報の送受を行う通信方式に関する。特に、従側の要求
により入出力用クロックを可変する速度可変通信方式に
関する。
本発明は主側回路と従側回路間で従属同期により情報を
送受する入出力回路において、従側回路に入出力転送速
度に無関係に、速度制御信号を送信する回路を設け、主
側回路はこの速度制御信号に従うクロックを選択するこ
とにより、従側回路から転送速度を要求できるようにし
、主側回路は各種の従側回路に対し転送速度を意識する
ことなくシステムを運用できるようにしだものである。
送受する入出力回路において、従側回路に入出力転送速
度に無関係に、速度制御信号を送信する回路を設け、主
側回路はこの速度制御信号に従うクロックを選択するこ
とにより、従側回路から転送速度を要求できるようにし
、主側回路は各種の従側回路に対し転送速度を意識する
ことなくシステムを運用できるようにしだものである。
第３図は従来例の構成を示すブロック図である。
従来例方式は、主側回路１の主側入出力回路１０にクロ
ック群１０４および入出力転送速度信号線２００に接続
する選択回路１０３と、この選択回路１０３に接続する
入出力クロック線４および主側制御回路１００と、送信
手段１０１と、受信手段１０２とを備え、従側回路２の
従側入出力回路２０に、主側制御回路１００および選択
回路１０３とフレームパルス線３および人出力クロック
線４によってそれぞれ接続する従側制御回路１１０と、
主側回路１の送信手段１０１に下り情報線５によって接
続する受信手段１０２と、主側回路１の受信手段１０２
に上り情報線６によって接続する送信手段１０１とを備
える。
ック群１０４および入出力転送速度信号線２００に接続
する選択回路１０３と、この選択回路１０３に接続する
入出力クロック線４および主側制御回路１００と、送信
手段１０１と、受信手段１０２とを備え、従側回路２の
従側入出力回路２０に、主側制御回路１００および選択
回路１０３とフレームパルス線３および人出力クロック
線４によってそれぞれ接続する従側制御回路１１０と、
主側回路１の送信手段１０１に下り情報線５によって接
続する受信手段１０２と、主側回路１の受信手段１０２
に上り情報線６によって接続する送信手段１０１とを備
える。
この種の速度可変通信方式では転送速度を選択する手段
としてはハードウェア的に設定する方法とソフトウェア
的に設定する方法とがあるが、いずれの方法においても
主側回路において設定しなければならず、従側回路は完
全に従属動作をしなければならない。
としてはハードウェア的に設定する方法とソフトウェア
的に設定する方法とがあるが、いずれの方法においても
主側回路において設定しなければならず、従側回路は完
全に従属動作をしなければならない。
そのため、各種の従側回路に適応させる場合に主側回路
と従側回路の組み合せにより転送速度、つまり入出力用
クロックを主側回路においてシステムを構成するとき個
別に設定する必要がある。
と従側回路の組み合せにより転送速度、つまり入出力用
クロックを主側回路においてシステムを構成するとき個
別に設定する必要がある。
このように、従来の通信方式は接続される従側回路を意
識してシステム構成時に転送速度を設定しておかなけれ
ばならず、ハードウェア的に設定する場合は、設定後の
更新が繁雑であり、ソフトウェア的に設定する場合は設
定値を制御するための制御線や制御信号を備えなければ
な゛らない欠点がある。
識してシステム構成時に転送速度を設定しておかなけれ
ばならず、ハードウェア的に設定する場合は、設定後の
更新が繁雑であり、ソフトウェア的に設定する場合は設
定値を制御するための制御線や制御信号を備えなければ
な゛らない欠点がある。
本発明はこのような問題を解決して、従側回路から転送
速度を要求することができ、主側回路は従側回路に対し
て転送速度を意識することなくシステムを運用すること
ができる方式を提供するこ 。
速度を要求することができ、主側回路は従側回路に対し
て転送速度を意識することなくシステムを運用すること
ができる方式を提供するこ 。
とを目的とする。
本発明は、主側回路からの入出力用クロックおよびこの
入出力用クロックに同期したフレームパルスを従側回路
に入力し、上記主側回路と上記従側回路との間の情報の
送受を上記入出力用クロックおよび上記フレームパルス
に同期させて行う従属同期形の通信方式にふいて、上記
従側回路の入出力回路には、速度制御信号を発生する速
度制御信号発生回路と、この速度制御信号を上り情報と
してフレーム内に挿入する集線回路とを備え、上記主側
回路の入出力回路には受信した上り情報から上記速度制
御信号を分離する分配回路と、この速度制御信号にした
がうクロックを入出力用クロックとして選択する速度制
御信号認識回路とを備えたことを特徴とする。
入出力用クロックに同期したフレームパルスを従側回路
に入力し、上記主側回路と上記従側回路との間の情報の
送受を上記入出力用クロックおよび上記フレームパルス
に同期させて行う従属同期形の通信方式にふいて、上記
従側回路の入出力回路には、速度制御信号を発生する速
度制御信号発生回路と、この速度制御信号を上り情報と
してフレーム内に挿入する集線回路とを備え、上記主側
回路の入出力回路には受信した上り情報から上記速度制
御信号を分離する分配回路と、この速度制御信号にした
がうクロックを入出力用クロックとして選択する速度制
御信号認識回路とを備えたことを特徴とする。
主側回路からの入出力用クロックと入出力クロックと同
期したフレームパルスとを従側回路に入力し、主側回路
と従側回路間の情報の送受をこの入出力用クロックと、
フレームパルスに同期させて行う。従側入出力回路が、
入出力用クロックにより規定される入出力転送速度には
無関係に従側回路から出され主側回路に入力される情報
中に入出力転送速度の速度制御信号を挿入し、この速度
制御信号による従側回路からの要求に従い主側回路入出
力用クロックを可変し情報の送受を行う。
期したフレームパルスとを従側回路に入力し、主側回路
と従側回路間の情報の送受をこの入出力用クロックと、
フレームパルスに同期させて行う。従側入出力回路が、
入出力用クロックにより規定される入出力転送速度には
無関係に従側回路から出され主側回路に入力される情報
中に入出力転送速度の速度制御信号を挿入し、この速度
制御信号による従側回路からの要求に従い主側回路入出
力用クロックを可変し情報の送受を行う。
このような動作によって、従側回路から転送速度を要求
することができ、主側回路は各種の従側回路に対し転送
速度を意識することなくデータの入出カシステムを運用
することができる。
することができ、主側回路は各種の従側回路に対し転送
速度を意識することなくデータの入出カシステムを運用
することができる。
次に、本発明実施例従属同期形の通信方式を図面に基づ
いて説明する。第１図は本発明実施例可変入出力回路の
構成を示すブロック図である。
いて説明する。第１図は本発明実施例可変入出力回路の
構成を示すブロック図である。
本発明実施例回路は、主側回路１の主側入出力回路１０
に、クロック群１０４に接続する選択回路１０３と、こ
の選択回路１０３に接続する主側制御回路１００と、送
信手段１０１と、受信手段１０２と、この受信手段１０
２に接続する分配回路３００と、この分配回路３００に
接続する情報記号認識回路３０１および速度制御信号認
識回路３０２とを備え、速度制御信号認識回路３０２は
入出力転送速度選択信号線２００によって選択回路１０
３に接続される。
に、クロック群１０４に接続する選択回路１０３と、こ
の選択回路１０３に接続する主側制御回路１００と、送
信手段１０１と、受信手段１０２と、この受信手段１０
２に接続する分配回路３００と、この分配回路３００に
接続する情報記号認識回路３０１および速度制御信号認
識回路３０２とを備え、速度制御信号認識回路３０２は
入出力転送速度選択信号線２００によって選択回路１０
３に接続される。
また、従側回路２の従側入出力回路２０に、主側制御回
路１００および選択回路１０３にフレームパルス線３お
よび人出力クロック線４によりそれぞれ接続する従側制
御回路１１０と、主側回路１の送信手段１０１に下り情
報線５によって接続する受信手段１０２と、入出力転送
速度選択信号線２０１に接続する速度制御信号発生回路
３０５と、情報信号発生回路３０４と、速度制御信号発
生回路３０５および情報信号発生回路３０４に接続する
集線回路３０３と、この集線回路３０３に接続し、主側
回路１の受信手段２に上り情報線６によって接続する送
信手段１０１とを備える。
路１００および選択回路１０３にフレームパルス線３お
よび人出力クロック線４によりそれぞれ接続する従側制
御回路１１０と、主側回路１の送信手段１０１に下り情
報線５によって接続する受信手段１０２と、入出力転送
速度選択信号線２０１に接続する速度制御信号発生回路
３０５と、情報信号発生回路３０４と、速度制御信号発
生回路３０５および情報信号発生回路３０４に接続する
集線回路３０３と、この集線回路３０３に接続し、主側
回路１の受信手段２に上り情報線６によって接続する送
信手段１０１とを備える。
入出力用クロック線４と、フレームパルス線３と、これ
らと同期して主側回路１から従側回路２へ入力する下り
情報線５と、従側回路２から主側回路１に入力する上り
情報線６とを介して、対向する主側回路１および従側回
路２の主側入出力回路１０および従側入出力回路２０の
内部動作は各々主側制御回路１００および従側制御回路
１１０により制御される。
らと同期して主側回路１から従側回路２へ入力する下り
情報線５と、従側回路２から主側回路１に入力する上り
情報線６とを介して、対向する主側回路１および従側回
路２の主側入出力回路１０および従側入出力回路２０の
内部動作は各々主側制御回路１００および従側制御回路
１１０により制御される。
次に、速度設定および更新手順の一例について説明する
。本実施例では速度の可変については、あらかじめ用意
しておいた各種のクロック群１０４からの速度選択によ
る場合について述べる。
。本実施例では速度の可変については、あらかじめ用意
しておいた各種のクロック群１０４からの速度選択によ
る場合について述べる。
まず、動作開始初期においては、あらかじめ設定されて
いる速度（初期設定速度）による情報の送受を行う。こ
こで、初期設定速度がクロック群１０４においてｆｌと
した場合、ｆ、が入力された主側制御回路１００は所定
のフレーム周期Ｔとｆｌにより主側入出力回路１０内の
送受動作制御信号とフレームパルスを発生させ、フレー
ムパルスはフレームパルス線３を、ｆ、は入出力用クロ
ック線４を介して従側入出力回路２０へ出力される。
いる速度（初期設定速度）による情報の送受を行う。こ
こで、初期設定速度がクロック群１０４においてｆｌと
した場合、ｆ、が入力された主側制御回路１００は所定
のフレーム周期Ｔとｆｌにより主側入出力回路１０内の
送受動作制御信号とフレームパルスを発生させ、フレー
ムパルスはフレームパルス線３を、ｆ、は入出力用クロ
ック線４を介して従側入出力回路２０へ出力される。
従側制御回路１１０は主側入出力回路１０から入力され
たフレームパルスと入出力用クロックにより従側入出力
回路２０内の送受動作制御を行う。この従側制御回路１
１０の制御により送信可能となった従側入出力回路２０
において、速度制御信号発生回路３０５は従側回路２所
要の入出力転送速度の自己要求または従側回路２におけ
る入出力転送速度選択信号２０１による要求に従い速度
制御信号を発生する。
たフレームパルスと入出力用クロックにより従側入出力
回路２０内の送受動作制御を行う。この従側制御回路１
１０の制御により送信可能となった従側入出力回路２０
において、速度制御信号発生回路３０５は従側回路２所
要の入出力転送速度の自己要求または従側回路２におけ
る入出力転送速度選択信号２０１による要求に従い速度
制御信号を発生する。
速度制御信号発生回路３０５より出力された速度制御信
号と、情報信号発生回路３０４より出力される本来の従
側回路２と主側回路１間で送受される情報信号とは集線
回路３０３により、各々入出力転送速度制御用情報チャ
ネルと情報チャネルに第２図に示す上り情報としてフレ
ーム構成される。
号と、情報信号発生回路３０４より出力される本来の従
側回路２と主側回路１間で送受される情報信号とは集線
回路３０３により、各々入出力転送速度制御用情報チャ
ネルと情報チャネルに第２図に示す上り情報としてフレ
ーム構成される。
この上り情報は、送信手段１０１により上り情報線６を
介し主側回路１へ送出される。従側回路２から送出され
た上り情報は、主側入出力回路１０の受信手段１０２に
より現動作における転送速度ｆ。
介し主側回路１へ送出される。従側回路２から送出され
た上り情報は、主側入出力回路１０の受信手段１０２に
より現動作における転送速度ｆ。
に従い情報有効時間のみ受信され、分配回路３００によ
り入出力転送速度制御用情報チャネルと情報チャネルに
分配され、各々速度制御信号認識回路３０２および情報
信号認識回路３０１に入力される。
り入出力転送速度制御用情報チャネルと情報チャネルに
分配され、各々速度制御信号認識回路３０２および情報
信号認識回路３０１に入力される。
速度制御信号認識回路３０２は従側回路２から要求され
た転送速度を認識し、選択回路１０３により要求された
クロックを入出力転送速度選択信号線２００を介してク
ロック群１０４から選択し、従側回路２の要求による速
度による送受を開始する。さらに、通常動作中において
も上記手順を同様に行うことで転送速度の更新が可能で
ある。
た転送速度を認識し、選択回路１０３により要求された
クロックを入出力転送速度選択信号線２００を介してク
ロック群１０４から選択し、従側回路２の要求による速
度による送受を開始する。さらに、通常動作中において
も上記手順を同様に行うことで転送速度の更新が可能で
ある。
以上説明したように本発明によれば、従側回路から転送
速度を要求できるようにし、各種の従側回路に対し転送
速度を意識することなくシステムを運用することができ
る効果がある。
速度を要求できるようにし、各種の従側回路に対し転送
速度を意識することなくシステムを運用することができ
る効果がある。
第１図は本発明の一実施例の構成を示すブロック図。
第２図は本発明実施例の上り情報の構成を示す図。
第３図は従来例の構成を示すブロック図。
１・・・主側回路、２・・・従側回路、３・・・フレー
ムパルス線、４・・・入出力用クロック線、５・・・下
り情報線、６・・・上り情報線、１０・・・主側入出力
回路、２０・・・従側入出力回路、１００・・・主側制
御回路、１０１・・・送借手段、１０２・・・受信手段
、１０３・・・選択回路、１０４・・・クロック群、１
１０・・・従側制御回路、２００．２０１・・・入出力
転送速度選択信号、３００・・・分配回路、３０１・・
・情報信号認識回路、３０２・・・速度制御信号認識回
路、３０３・・・集線回路、３０４・・・情報信号発生
回路、３０５・・・速度制御信号発生回路。
ムパルス線、４・・・入出力用クロック線、５・・・下
り情報線、６・・・上り情報線、１０・・・主側入出力
回路、２０・・・従側入出力回路、１００・・・主側制
御回路、１０１・・・送借手段、１０２・・・受信手段
、１０３・・・選択回路、１０４・・・クロック群、１
１０・・・従側制御回路、２００．２０１・・・入出力
転送速度選択信号、３００・・・分配回路、３０１・・
・情報信号認識回路、３０２・・・速度制御信号認識回
路、３０３・・・集線回路、３０４・・・情報信号発生
回路、３０５・・・速度制御信号発生回路。
Claims (1)
- （１）主側回路からの入出力用クロックおよびこの入出
力用クロックに同期したフレームパルスを従側回路に入
力し、上記主側回路と上記従側回路との間の情報の送受
を上記入出力用クロックおよび上記フレームパルスに同
期させて行う従属同期形の通信方式において、 上記従側回路の入出力回路には、速度制御信号を発生す
る速度制御信号発生回路と、この速度制御信号を上り情
報としてフレーム内に挿入する集線回路とを備え、 上記主側回路の入出力回路には受信した上り情報から上
記速度制御信号を分離する分配回路と、この速度制御信
号にしたがうクロックを入出力用クロックとして選択す
る速度制御信号認識回路とを備えた ことを特徴とする従属同期形の通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62275268A JPH0817373B2 (ja) | 1987-10-30 | 1987-10-30 | 従属同期形の通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62275268A JPH0817373B2 (ja) | 1987-10-30 | 1987-10-30 | 従属同期形の通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01117538A true JPH01117538A (ja) | 1989-05-10 |
| JPH0817373B2 JPH0817373B2 (ja) | 1996-02-21 |
Family
ID=17553055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62275268A Expired - Lifetime JPH0817373B2 (ja) | 1987-10-30 | 1987-10-30 | 従属同期形の通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817373B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5292413A (en) * | 1976-01-30 | 1977-08-03 | Toshiba Corp | Data transfer system |
| JPS53136419A (en) * | 1977-05-02 | 1978-11-29 | Toshiba Corp | Multi-speed-data transmission system |
-
1987
- 1987-10-30 JP JP62275268A patent/JPH0817373B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5292413A (en) * | 1976-01-30 | 1977-08-03 | Toshiba Corp | Data transfer system |
| JPS53136419A (en) * | 1977-05-02 | 1978-11-29 | Toshiba Corp | Multi-speed-data transmission system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0817373B2 (ja) | 1996-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01117538A (ja) | 従属同期形の通信方式 | |
| JP3520408B2 (ja) | マルチレート伝送システムにおけるフレーム同期方法及びこれに用いる送信装置，送受信装置 | |
| US5801783A (en) | Remote accurate frequency generation using a numerically controlled oscillator | |
| JPH0685886A (ja) | ハードウエア保護切換装置およびその方法 | |
| JP2005237163A (ja) | モータ駆動装置 | |
| US6307863B1 (en) | Transmission method and communication system employing the method | |
| JP2001186099A (ja) | 同期式データ伝送方式及び装置 | |
| JPH0385659A (ja) | 多重シリアル・バス通信装置 | |
| JPH0591073A (ja) | 時分割多方向多重通信装置 | |
| JPS62112434A (ja) | クロツク分配装置 | |
| JP2715730B2 (ja) | 同期切替方式 | |
| JPH0344131A (ja) | 同期通信方式 | |
| SU960891A1 (ru) | Устройство дл передачи сигналов телеинформации | |
| JPS58121847A (ja) | 同期信号再生方式 | |
| JPH0653974A (ja) | バス制御装置 | |
| JP3102161B2 (ja) | データ信号多重分離装置 | |
| JPH03101337A (ja) | 時分割多重伝送方式 | |
| JPS61157129A (ja) | スタツフ率制御装置 | |
| SU987830A1 (ru) | Устройство дл передачи и приема информации | |
| JPH0440127A (ja) | データ伝送装置 | |
| JP2002330121A (ja) | コントロールユニットおよびネットワークサーボ制御方法 | |
| JPH01226239A (ja) | 同期制御通信方法 | |
| JPS63287138A (ja) | シリアル通信システム | |
| JPS58142654A (ja) | 伝送システム | |
| JPH0650834B2 (ja) | 時分割多元接続衛星通信方式 |