JPH0817373B2 - 従属同期形の通信方式 - Google Patents
従属同期形の通信方式Info
- Publication number
- JPH0817373B2 JPH0817373B2 JP62275268A JP27526887A JPH0817373B2 JP H0817373 B2 JPH0817373 B2 JP H0817373B2 JP 62275268 A JP62275268 A JP 62275268A JP 27526887 A JP27526887 A JP 27526887A JP H0817373 B2 JPH0817373 B2 JP H0817373B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- output
- control signal
- speed control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004891 communication Methods 0.000 title claims description 10
- 230000001360 synchronised effect Effects 0.000 title claims description 6
- 238000000034 method Methods 0.000 title description 8
- 230000001419 dependent effect Effects 0.000 title description 3
- 238000011144 upstream manufacturing Methods 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報転送に利用する従属同期形の通信方式に
関する。本発明は主側回路から与えられる入出力用クロ
ックおよびフレームパルスに同期して主側と従側回路間
の情報の送受を行う通信方式に関する。特に、従側の要
求により入出力用クロックを可変する速度可変通信方式
に関する。
関する。本発明は主側回路から与えられる入出力用クロ
ックおよびフレームパルスに同期して主側と従側回路間
の情報の送受を行う通信方式に関する。特に、従側の要
求により入出力用クロックを可変する速度可変通信方式
に関する。
本発明は主側回路と従側回路間で従属同期により情報
を送受する入出力回路において、 従側回路に入出力転送速度に無関係に、速度制御信号
を送信する回路を設け、主側回路はこの速度制御信号に
従うクロックを選択することにより、 従側回路から転送速度を要求できるようにし、主側回
路は各種の従側回路に対し転送速度を意識することなく
システムを運用できるようにしたものである。
を送受する入出力回路において、 従側回路に入出力転送速度に無関係に、速度制御信号
を送信する回路を設け、主側回路はこの速度制御信号に
従うクロックを選択することにより、 従側回路から転送速度を要求できるようにし、主側回
路は各種の従側回路に対し転送速度を意識することなく
システムを運用できるようにしたものである。
第３図は従来例の構成を示すブロック図である。従来
例方式は、主側回路１の主側入出力回路10にクロック群
104および入出力転送速度信号線200に接続する選択回路
103と、この選択回路103に接続する入出力クロック線４
および主側制御回路100と、送信手段101と、受信手段10
2とを備え、従側回路２の従側入出力回路20に、主側制
御回路100および選択回路103とフレームパルス線３およ
び入出力クロック線４によってそれぞれ接続する従側制
御回路110と、主側回路１の送信手段101に下り情報線５
によって接続する受信手段102と、主側回路１の受信手
段102に上り情報線６によって接続する送信手段101とを
備える。
例方式は、主側回路１の主側入出力回路10にクロック群
104および入出力転送速度信号線200に接続する選択回路
103と、この選択回路103に接続する入出力クロック線４
および主側制御回路100と、送信手段101と、受信手段10
2とを備え、従側回路２の従側入出力回路20に、主側制
御回路100および選択回路103とフレームパルス線３およ
び入出力クロック線４によってそれぞれ接続する従側制
御回路110と、主側回路１の送信手段101に下り情報線５
によって接続する受信手段102と、主側回路１の受信手
段102に上り情報線６によって接続する送信手段101とを
備える。
この種の速度可変通信方式では転送速度を選択する手
段としてはハードウェア的に設定する方法とソフトウェ
ア的に設定する方法とがあるが、いずれの方法において
も主側回路において設定しなければならず、従側回路は
完全に従属動作をしなければならない。
段としてはハードウェア的に設定する方法とソフトウェ
ア的に設定する方法とがあるが、いずれの方法において
も主側回路において設定しなければならず、従側回路は
完全に従属動作をしなければならない。
そのため、各種の従側回路に適応させる場合に主側回
路と従側回路の組み合せにより転送速度、つまり入出力
用クロックを主側回路においてシステムを構成するとき
個別に設定する必要がある。
路と従側回路の組み合せにより転送速度、つまり入出力
用クロックを主側回路においてシステムを構成するとき
個別に設定する必要がある。
このように、従来の通信方式は接続される従側回路を
意識してシステム構成時に転送速度を設定しておかなけ
ればならず、ハードウェア的に設定する場合は、設定後
の更新が繁雑であり、ソフトウェア的に設定する場合は
設定値を制御するための制御線や制御信号を備えなけれ
ばならない欠点がある。
意識してシステム構成時に転送速度を設定しておかなけ
ればならず、ハードウェア的に設定する場合は、設定後
の更新が繁雑であり、ソフトウェア的に設定する場合は
設定値を制御するための制御線や制御信号を備えなけれ
ばならない欠点がある。
本発明はこのような問題を解決して、従側回路から転
送速度を要求することができ、主側回路は従側回路に対
して転送速度を意識することなくシステムを運用するこ
とができる方式を提供することを目的とする。
送速度を要求することができ、主側回路は従側回路に対
して転送速度を意識することなくシステムを運用するこ
とができる方式を提供することを目的とする。
本発明は、主側回路からの入出力用クロックおよびこ
の入出力用クロックに同期したフレームパルスを従側回
路に入力し、上記主側回路と上記従側回路との間の情報
の送受を上記入出力用クロックおよび上記フレームパル
スに同期させて行う従属同期形の通信方式において、上
記従側回路の入出力回路には、速度制御信号を発生する
速度制御信号発生回路と、この速度制御信号を上り情報
としてフレーム内に挿入する集線回路とを備え、上記主
側回路の入出力回路には、受信した上り情報から上記速
度制御信号を分離する分配回路と、この速度制御信号を
認識してクロックを入出力用クロックとして選択するた
めの選択信号を出力する速度制御信号認識回路と、この
選択信号に基づいて複数のクロックを発生するクロック
源からのクロックを選択出力する選択回路とを備え、上
記主側回路の入出力回路は、動作開始時には初期設定さ
れているクロックを選択して情報の送受を行い、従側回
路からの速度制御信号を受信して接続された従側回路か
らの速度制御信号に対応する入出力クロックを出力する
手段を含むことを特徴とする。
の入出力用クロックに同期したフレームパルスを従側回
路に入力し、上記主側回路と上記従側回路との間の情報
の送受を上記入出力用クロックおよび上記フレームパル
スに同期させて行う従属同期形の通信方式において、上
記従側回路の入出力回路には、速度制御信号を発生する
速度制御信号発生回路と、この速度制御信号を上り情報
としてフレーム内に挿入する集線回路とを備え、上記主
側回路の入出力回路には、受信した上り情報から上記速
度制御信号を分離する分配回路と、この速度制御信号を
認識してクロックを入出力用クロックとして選択するた
めの選択信号を出力する速度制御信号認識回路と、この
選択信号に基づいて複数のクロックを発生するクロック
源からのクロックを選択出力する選択回路とを備え、上
記主側回路の入出力回路は、動作開始時には初期設定さ
れているクロックを選択して情報の送受を行い、従側回
路からの速度制御信号を受信して接続された従側回路か
らの速度制御信号に対応する入出力クロックを出力する
手段を含むことを特徴とする。
主側回路からの入出力用クロックと入出力クロックと
同期したフレームパルスとを従側回路に入力し、主側回
路と従側回路間の情報の送受をこの入出力用クロック
と、フレームパルスに同期させて行う。従側入出力回路
が、入出力用クロックにより規定される入出力転送速度
には無関係に従側回路から出され主側回路に入力される
情報中に入出力転送速度の速度制御信号を挿入し、この
速度制御信号による従側回路からの要求に従い主側回路
入出力用クロックを可変し情報の送受を行う。
同期したフレームパルスとを従側回路に入力し、主側回
路と従側回路間の情報の送受をこの入出力用クロック
と、フレームパルスに同期させて行う。従側入出力回路
が、入出力用クロックにより規定される入出力転送速度
には無関係に従側回路から出され主側回路に入力される
情報中に入出力転送速度の速度制御信号を挿入し、この
速度制御信号による従側回路からの要求に従い主側回路
入出力用クロックを可変し情報の送受を行う。
このような動作によって、従側回路から転送速度を要
求することができ、主側回路は各種の従側回路に対し転
送速度を意識することなくデータの入出力システムを運
用することができる。
求することができ、主側回路は各種の従側回路に対し転
送速度を意識することなくデータの入出力システムを運
用することができる。
次に、本発明実施例従属同期形の通信方式を図面に基
づいて説明する。第１図は本発明実施例可変入出力回路
の構成を示すブロック図である。
づいて説明する。第１図は本発明実施例可変入出力回路
の構成を示すブロック図である。
本発明実施例回路は、主側回路１の主側入出力回路10
に、クロック群104に接続する選択回路103と、この選択
回路103に接続する主側制御回路100と、送信手段101
と、送信手段102と、この受信手段102に接続する分配回
路300と、この分配回路300に接続する情報記号認識回路
301および速度制御信号認識回路302とを備え、速度制御
信号認識回路302は入出力転送速度選択信号線200によっ
て選択回路103に接続される。
に、クロック群104に接続する選択回路103と、この選択
回路103に接続する主側制御回路100と、送信手段101
と、送信手段102と、この受信手段102に接続する分配回
路300と、この分配回路300に接続する情報記号認識回路
301および速度制御信号認識回路302とを備え、速度制御
信号認識回路302は入出力転送速度選択信号線200によっ
て選択回路103に接続される。
また、従側回路２の従側入出力回路20に、主側制御回
路100および選択回路103にフレームパルス線３および入
出力クロック線４によりそれぞれ接続する従側制御回路
110と、主側回路１の送信手段101に下り情報線５によっ
て接続する受信手段102と、入出力転送速度選択信号線2
01に接続する速度制御信号発生回路305と、情報信号発
生回路304と、速度制御信号発生回路305および情報信号
発生回路304に接続する集線回路303と、この集線回路30
3に接続し、主側回路１の受信手段２に上り情報線６に
よって接続する送信手段101とを備える。
路100および選択回路103にフレームパルス線３および入
出力クロック線４によりそれぞれ接続する従側制御回路
110と、主側回路１の送信手段101に下り情報線５によっ
て接続する受信手段102と、入出力転送速度選択信号線2
01に接続する速度制御信号発生回路305と、情報信号発
生回路304と、速度制御信号発生回路305および情報信号
発生回路304に接続する集線回路303と、この集線回路30
3に接続し、主側回路１の受信手段２に上り情報線６に
よって接続する送信手段101とを備える。
入出力用クロック線４と、フレームパルス線３と、こ
れらと同期して主側回路１から従側回路２へ入力する下
り情報線５と、従側回路２から主側回路１に入力する上
り情報線６とを介して、対向する主側回路１および従側
回路２の主側入出力回路10および従側入出力回路20の内
部動作は各々主側制御回路100および従側制御回路110に
より制御される。
れらと同期して主側回路１から従側回路２へ入力する下
り情報線５と、従側回路２から主側回路１に入力する上
り情報線６とを介して、対向する主側回路１および従側
回路２の主側入出力回路10および従側入出力回路20の内
部動作は各々主側制御回路100および従側制御回路110に
より制御される。
次に、速度設定および更新手順の一例について説明す
る。本実施例では速度の可変については、あらかじめ用
意しておいた各種のクロック群104からの速度選択によ
り場合について述べる。
る。本実施例では速度の可変については、あらかじめ用
意しておいた各種のクロック群104からの速度選択によ
り場合について述べる。
まず、動作開始初期においては、あらかじめ設定され
ている速度（初期設定速度）による情報の送受を行う。
ここで、初期設定速度がクロック群104においてf1とし
た場合、f1が入力された主側制御回路100は所定のフレ
ーム周期Ｔとf1により主側入出力回路10内の送受動作制
御信号とフレームパルスを発生させ、フレームパルスは
フレームパルス線３を、f1は入出力用クロック線４を介
して従側入出力回路20へ出力される。
ている速度（初期設定速度）による情報の送受を行う。
ここで、初期設定速度がクロック群104においてf1とし
た場合、f1が入力された主側制御回路100は所定のフレ
ーム周期Ｔとf1により主側入出力回路10内の送受動作制
御信号とフレームパルスを発生させ、フレームパルスは
フレームパルス線３を、f1は入出力用クロック線４を介
して従側入出力回路20へ出力される。
従側制御回路110は主側入出力回路10から入力された
フレームパルスと入出力用クロックにより従側入出力回
路20内の送受動作制御を行う。この従側制御回路110の
制御により送信可能となった従側入出力回路20におい
て、速度制御信号発生回路305は従側回路２所要の入出
力転送速度の自己要求または従側回路２における入出力
転送速度選択信号201による要求に従い速度制御信号を
発生する。
フレームパルスと入出力用クロックにより従側入出力回
路20内の送受動作制御を行う。この従側制御回路110の
制御により送信可能となった従側入出力回路20におい
て、速度制御信号発生回路305は従側回路２所要の入出
力転送速度の自己要求または従側回路２における入出力
転送速度選択信号201による要求に従い速度制御信号を
発生する。
速度制御信号発生回路305より出力された速度制御信
号と、情報信号発生回路304より出力される本来の従側
回路２と主側回路１間で送受される情報信号とは集線回
路303により、各々入出力転送速度制御用情報チャネル
と情報チャネルに第２図に示す上り情報としてフレーム
構成される。
号と、情報信号発生回路304より出力される本来の従側
回路２と主側回路１間で送受される情報信号とは集線回
路303により、各々入出力転送速度制御用情報チャネル
と情報チャネルに第２図に示す上り情報としてフレーム
構成される。
この上り情報は、送信手段101により上り情報線６を
介し主側回路１へ送出される。従側回路２から送出され
た上り情報は、主側入出力回路10の受信手段102により
現動作における転送速度f1に従い情報有効時間のみ受信
され、分配回路300により入出力転送速度制御用情報チ
ャネルと情報チャネルに分配され、各々速度制御信号認
識回路302および情報信号認識回路301に入力される。
介し主側回路１へ送出される。従側回路２から送出され
た上り情報は、主側入出力回路10の受信手段102により
現動作における転送速度f1に従い情報有効時間のみ受信
され、分配回路300により入出力転送速度制御用情報チ
ャネルと情報チャネルに分配され、各々速度制御信号認
識回路302および情報信号認識回路301に入力される。
速度制御信号認識回路302は従側回路２から要求され
た転送速度を認識し、選択回路103により要求されたク
ロックを入出力転送速度選択信号線200を介してクロッ
ク群104から選択し、従側回路２の要求による速度によ
る送受を開始する。さらに、通常動作中においても上記
手順を同様に行うことで転送速度の更新が可能である。
た転送速度を認識し、選択回路103により要求されたク
ロックを入出力転送速度選択信号線200を介してクロッ
ク群104から選択し、従側回路２の要求による速度によ
る送受を開始する。さらに、通常動作中においても上記
手順を同様に行うことで転送速度の更新が可能である。
以上説明したように本発明によれば、従側回路から転
送速度を要求できるようにし、各種の従側回路に対し転
送速度を意識することなくシステムを運用することがで
きる効果がある。
送速度を要求できるようにし、各種の従側回路に対し転
送速度を意識することなくシステムを運用することがで
きる効果がある。
第１図は本発明の一実施例の構成を示すブロック図。 第２図は本発明実施例の上り情報の構成を示す図。 第３図は従来例の構成を示すブロック図。 １……主側回路、２……従側回路、３……フレームパル
ス線、４……入出力用クロック線、５……下り情報線、
６……上り情報線、10……主側入出力回路、20……従側
入出力回路、100……主側制御回路、101……送信手段、
102……受信手段、103……選択回路、104……クロック
群、110……従側制御回路、200、201……入出力転送速
度選択信号、300……分配回路、301……情報信号認識回
路、302……速度制御信号認識回路、303……集線回路、
304……情報信号発生回路、305……速度制御信号発生回
路。
ス線、４……入出力用クロック線、５……下り情報線、
６……上り情報線、10……主側入出力回路、20……従側
入出力回路、100……主側制御回路、101……送信手段、
102……受信手段、103……選択回路、104……クロック
群、110……従側制御回路、200、201……入出力転送速
度選択信号、300……分配回路、301……情報信号認識回
路、302……速度制御信号認識回路、303……集線回路、
304……情報信号発生回路、305……速度制御信号発生回
路。
Claims (1)
- 【請求項１】主側回路からの入出力用クロックおよびこ
の入出力用クロックに同期したフレームパルスを従側回
路に入力し、上記主側回路と上記従側回路との間の情報
の送受を上記入出力用クロックおよび上記フレームパル
スに同期させて行う従属同期形の通信方式において、 上記従側回路の入出力回路には、速度制御信号を発生す
る速度制御信号発生回路と、この速度制御信号を上り情
報としてフレーム内に挿入する集線回路とを備え、 上記主側回路の入出力回路には、受信した上り情報から
上記速度制御信号を分離する分配回路と、この速度制御
信号を認識してクロックを入出力用クロックとして選択
するための選択信号を出力する速度制御信号認識回路
と、この選択信号に基づいて複数のクロックを発生する
クロック源からのクロックを選択出力する選択回路とを
備え、 上記主側回路の入出力回路は、動作開始時には初期設定
されているクロックを選択して情報の送受を行い、従側
回路からの速度制御信号を受信して接続された従側回路
からの速度制御信号に対応する入出力クロックを出力す
る手段を含む ことを特徴とする従属同期形の通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62275268A JPH0817373B2 (ja) | 1987-10-30 | 1987-10-30 | 従属同期形の通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62275268A JPH0817373B2 (ja) | 1987-10-30 | 1987-10-30 | 従属同期形の通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01117538A JPH01117538A (ja) | 1989-05-10 |
| JPH0817373B2 true JPH0817373B2 (ja) | 1996-02-21 |
Family
ID=17553055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62275268A Expired - Lifetime JPH0817373B2 (ja) | 1987-10-30 | 1987-10-30 | 従属同期形の通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817373B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5292413A (en) * | 1976-01-30 | 1977-08-03 | Toshiba Corp | Data transfer system |
| JPS53136419A (en) * | 1977-05-02 | 1978-11-29 | Toshiba Corp | Multi-speed-data transmission system |
-
1987
- 1987-10-30 JP JP62275268A patent/JPH0817373B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01117538A (ja) | 1989-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4811341A (en) | Hierarchical data transmission system | |
| JPH0817373B2 (ja) | 従属同期形の通信方式 | |
| JP3520408B2 (ja) | マルチレート伝送システムにおけるフレーム同期方法及びこれに用いる送信装置，送受信装置 | |
| CA1270575A (en) | I/o handler | |
| JPH1188332A (ja) | 同期ディジタルインタフェースへのセル多重装置及び方法 | |
| US5801783A (en) | Remote accurate frequency generation using a numerically controlled oscillator | |
| JP2748741B2 (ja) | 時分割多方向多重通信装置 | |
| JPH08265286A (ja) | 同期信号源選択方式 | |
| CN109752950A (zh) | 一种冗余控制系统的快速响应方法及装置 | |
| JP2669844B2 (ja) | 多重アクセス制御方式 | |
| JP2839832B2 (ja) | ディジタルデータ通信システム | |
| JPH06120925A (ja) | 時分割多重分離装置 | |
| JP2001186099A (ja) | 同期式データ伝送方式及び装置 | |
| JP3102161B2 (ja) | データ信号多重分離装置 | |
| JPH0385659A (ja) | 多重シリアル・バス通信装置 | |
| JPH0440127A (ja) | データ伝送装置 | |
| JPH0653974A (ja) | バス制御装置 | |
| JPH06338868A (ja) | 遠隔制御用データ多重化方式 | |
| JPH0744524B2 (ja) | デ−タ伝送装置 | |
| JPH03101337A (ja) | 時分割多重伝送方式 | |
| JPH02134938A (ja) | データ多重・分離方式 | |
| JPH02128544A (ja) | 送信マスタの決定方式 | |
| JPH10190703A (ja) | 時分割多重方式 | |
| JPH06343062A (ja) | 通信装置 | |
| JP2003078498A (ja) | 多重伝送装置及びチャネル盤間通信方法 |