JPH01117675A - 回転制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＶＴＲ等に用いられるモータのサーボ回路
に適用して好適な回転制御装置に関する。

〔発明の概要〕

この発明は、モータの回転速度を略一定に制御する制御
信号が供給されるくし形フィルタの定数を０Ｈｚ近傍に
利得があるように設定することにより、所定のサーボ動
作機能を達成し乍らモータの回転むら等の一定の回転変
動成分の影響を除去するようにしたものである。

（従来の技術〕 ＶＴＲのドラムスピードサーボ回路においては、ドラム
モータの回転速度をＦＣ（周波数発電機）で検出するこ
とにより、第４図に示すような回転速度に応じた周波数
を有するＦＣパルスを得ている。ディジタル制御を行う
ようにしたサーボ回路では、第４図のようにＦＣパルス
の立上りでカウンタをリセットすると共にカウントスタ
ートさせ、ＦＣパルスの立下りでカウント値Ｎｔ　、Ｎ
２　、Ｎ３・・・・・・・・・・・・をサンプリングす
るように成されている。

このサンプリングされたカウント値Ｎ１、Ｎ２、Ｎ３・
・・・・・・・・・・・から成るデータを速度エラーデ
ータとし、この速度エラーデータを処理することにより
、モータの速度を一定に制御する制御信号を得るように
している。

このようなモータサーボ回路では、ドラム、ＦＧ等の取
付誤差、例えば偏心等に基く回転むらが重大な問題とな
る。このような回転むらは常に一定周期で速度検出信号
に重畳される。上述したＦＧパルスから速度エラーデー
タを得るようにしたサーボ回路の場合は、回転むらとな
るドラムの回転周期、例えば３０Ｈｚの成分とその高調
波成分がＦＧパルスに重畳されることになる。従って、
このＦＣパルスに基いて得られる速度エラーデータに３
０Ｈｚ成分が混入し、このため再生画面にゆがみ等が発
生する。

このような回転むらの影響をなくすために、従来はサー
ボ系における３０Ｈｚの利得をできるだけ低くなるよう
に設計している。しかしながら利得を低くとるとトルク
変動に弱くなると云う新たな問題が生じる。

また他の方法として、アナログ構成されたノツチフィル
タを設けて３０Ｈｚの利得を減衰させる方法が用いられ
ている。しかしながらＶＴＲにおいては、ピクチャーサ
ーチ等の変速モードでは、水平周波数の補正を行うため
にドラムの設定速度を変えるようにしているので、回転
むらの成分も３０Ｈ２から変化することになる。従って
、ノツチフィルタも３０Ｈｚで急峻に減衰するＱの高い
特性のものを用いることができず、Ｑの低い平坦な特性
のものを用いる必要が生じる。このように平坦な特性の
フィルタを用いれば３０Ｈｚの成分を充分に除去するこ
とができず、画面のゆがみ等を充分に改善することはで
きない。

そこで、第５図に示すようなディジタル帰還型くし形フ
ィルタを用いて３０Ｈｚ成分及びその高調波成分を除去
することが考えられる。

第５図において、入力端子（１）には第４図のサンプリ
ング値Ｎｌ、Ｎ２・・・・・・・・・・・・から成る速
度エラーデータＤＳが加えられる。このデータＤＳは加
算器（２）に加えられると共にスイッチ（３）の可動接
点に加えられる。このスイッチ（３）は第４図のＮ１、
Ｎ２・・・・・・・・・・・・のデータが得られる時点
と同期してその６つの固定接点ａ、ｂ、・・・・・・・
・・・・・ｆを切換えられるように成されている。各接
点ａ、ｂ、・・・・・・・・・・・・ｆにはディジタル
帰還型くし形フィルタ（４１）、（４２）・・・・・・
・・・・・・（４６）が接続されている。＜シ形フィル
タ（４１）、（４２）・・・・・・・・・・・・（４６
）の出力端はスイッチ（５）の固定接点ａ。

ｂ、・・・・・・・・・・・・ｆに夫々加えられる。こ
のスイッチ（５）はスイッチ（３）と同期して接点ａ、
ｂ、・・・・・・・・・・・・ｆを切換えられるもので
、その可動接点に得られる出力データＤＳ４は加算器（
２）に加えられて、エラーデータＤＳから減算されるよ
うに成されている。

今、入力されるエラーデータＤＳが第６図Ａに示すよう
なＮ１　、Ｎ２　、Ｎ３・・・・・・・・・・・・の各
サンプリング値から成るものとすると、第５図において
（し形フィルタ（４１）にはスイッチ（３）の接点ａか
らＮ１　、Ｎ７　、Ｎ１３・・・・・・・・・・・・か
ら成る第６図Ｂに示すエラーデータＤＳ１が入力される
。このデータＤＳ！はくし形フィルタ（４１）を構成す
る加算器（６１，（７１を通じリミッタ（８）に加えら
れてダイナミックレンジを制限された後、遅延回路（９
）により６サンプリング期間、即ち、モータの回転周期
だけ遅延される。遅延回路（９）の出力ＤＳ２は加算器
（７）に帰還されて加算器（６）からのデータに加算さ
れると共に、乗算器（１０）でに倍（但しＫく１）され
る、このに倍されたデータは加算器（６）に加えられて
元のデータＤＳｔから減算される。

加算器（７）においては、遅延回路（９）から得られる
例えばＮ１と対応するデータが次のサンプリングで得ら
れるＮ７と対応するデータに加算される。

この加算出力がリミッタ（８）を通じて遅延回路（９）
で遅延され、この遅延出力ＤＳ２が再び加算器（７）に
戻される。この結果、加算器（７）、リミッタ（８）及
び遅延回路（９）により積分回路が形成され、遅延回路
（９）の出力ＤＳ２はデータＤＳ１の平均値を表わすも
のとなる。この出力ＤＳ２を乗算器（１０）でに倍した
後、加算器（６）に加え、元のデータＤＳ１から減算す
ることによりループが発振することを防止するようにし
ている。

従って、乗算器（１０）から得られる出力データＤＳＩ
は第６図Ｃに示すように、入力データＤＳのＮｌ　、ｒ
’ＬＬ？　、Ｎ１３・・・・・・・・・・・・の各位相
におけるセンター値（ゼロレベル）からの誤差を示すも
のとなっている。即ち、このくし形フィルタ（４１）は
、アナログ信号に対する１次のＲＣＣコロ−パスフィル
タ実質的に等価なフィルタとなっている。

他のくし形フィルタ　（４２）〜（４８）もくし形フィ
ルタ（４１）と同一に構成され、スイッチ（３）の接点
ｂ・・・・・・・・・・・・ｆから得られる同じ位相の
サンプリング値が入力されて、上述と同様の処理が成さ
れる。これらのくし形フィルタ　（４１）〜（４８）の
出力はスイッチ（５）から順次に取り出される。この取
り出されたデータＤＳ４は、元のデータＤＳから３０Ｈ
ｚ及びその高調波成分が抽出されたデータであり、この
データＤＳ４が加算器（２）に加えられて、入力データ
ＤＳの対応するサンプリング値から減算される。

この結果、出力端子（１１）より第６図り及び第７図に
示すような回転むらとなる３０Ｈｚ及びその高調波成分
の除去されたくし形特性を有する出力データＤＳｏを得
ることができる。またこのくし形フィルタ特性は３０１
（ｚ、６０Ｈｚ、　９０Ｈｚの減衰部分がモータの設定
速度に追従する。従って、モータの設定速度に拘らず回
転むらの成分を有効に除去することができる。

〔発明が解決しようとする問題点〕

ところで、上述した第５図のくし形フィルタを用いた回
路では、入力データＤＳのＤＣレベルがゼロでない場合
も、スイッチ（５）から得られるデータＤＳ４にはＤＣ
レベルが含まれるので、出力データＤＳｏにはＤＣレベ
ルがゼロとなる。即ち、この第５図の回路のＤＣ利得は
ゼロとなる。サーボループにおけるＤＣレベルはモータ
の設定速度を表わしているので、ＤＣレベルを伝送する
ことができないと、サーボ動作を行うことが不可能とな
る。

第５図においてＤＣレベルの伝送を可能にするには、く
し形フィルタ（４１）〜（４６）の出力の平均値又は入
力データＤＳの平均値を求め、この平均値をデータＤＳ
４から減算する回路構成を別に設ける必要があり、この
ため回路構成が非常に複雑になる。

この発明は斯る点に鑑みてなされたもので、回路構成を
複雑にすることなく第５図のくし形フィルタ回路を用い
てＤＣレベルの伝送を可能にした回転制御装置を提供す
るものである。

〔問題点を解決するための手段〕

この発明による回転制御装置は、モータ（１５）の回転
速度を検出する検出手段（１６，１８）と、回転速度に
基いてモータの回転速度を略一定に制御する制御信号を
発生する信号処理手段（１９，２１）と、制御信号から
モータの回転周期成分及びその高調波成分を除去するく
し形フィルタ手￥１（４）と、このくし形フィルタ手段
の出力信号をモータに供給する駆動手段（２６，３０〜
３２）とを備え、くし形フィルタ手段の定数Ｋを０Ｈｚ
近傍に利得があるように設定した構成とする。

〔作用〕

検出手段（１６，１８）において、モータ（１５）の回
転速度を検出してＦＣパルスを発生する。信号処理手段
（１９，２１）において、ＦＧパルスの立上りでカウン
タ（２１）をリセットすると共にカウントスタートさせ
、ＦＧパルスの立下りでカウント値Ｎ１、Ｎ２　、Ｎ３
・・・・・・・・・・・・をサンプリングし、サンプリ
ングしたカウント値Ｎｚ　、Ｎ２　、Ｎ３・・・・・・
・・・・・・から成るデータを速度エラーデータとし、
この速度エラーデータを処理することにより、モータの
速度を一定に制御する制御信号を得る。くし形フィルタ
手段（４）において、制御信号からモータの回転周期成
分及び高調波成分を除去する。その際にこのくし形フィ
ルタ手段の定数Ｋを０Ｈｚ近傍に利得があるように設定
する。この設定により、上述の如くモータの回転周期成
分及び高調波成分を除去できると共にサーボ動作を行う
略々ＤＣレベルに近い成分を伝送することができる。

〔実施例〕

以下、この発明の一実施例を図に基づいて詳しく説明す
る。

第１図はこの発明をＶＴＲのドラムサーボ回路に通用し
た場合の一例を示すもので、このドラムサーボ回路は速
度サーボループと位相サーボループとを有するものであ
る。

第１図において、ドラムモータ（１５）の回転はこのモ
ータ（１５）に設けられた回転検出器（１６）により検
出される。この回転検出器（１６）はＦＧ及びパルスジ
ェネレータ（ＰＧ）を含むものでその速度検出ヘッド°
（１７）より前述した第４図に示すような速度に応じた
周期を有するＦＧパルスが得られる。また位相検出ヘッ
ド（１８）より第３図に示すようなモータ（１５）の回
転位相に応じたＰＧパルスがこのモータ（１５）の１回
転に１個の割合で得られる。

ＦＧパルスは制御信号発生器（工９）に加えられ、ＰＣ
パルスは制御信号発生器（２０）に加えられる。

制御信号発生器（１９）は速度エラーカウンタ（２１）
を制御するもので、第４図について述べたようにしてデ
ータＮｓ　、Ｎ２　、Ｎ３・・・・・・・・・・・・が
サンプリングされる。このＮ１、Ｎ２、Ｎ３・・・・・
・・・・・・・から成るデータは速度エラーデータＤＳ
としてディジタル帰還型くし形フィルタ回路（４）へ送
られる。

また制御信号発生回路（２０）は、端子（２３）から加
えられる垂直同期信号ＶＰと共に位相エラーカウンタ（
２２）を制御する。ｒｇち、第３図に示すように垂直同
期信号ｖＰの立上りでカウンタ（２２）をリセットする
と共にカウントスタートさせ、ＰＧパルスの立上りでカ
ウント値Ｍ１、Ｎ２・・・・・・・・・・・・をサンプ
リングするように成されている。このサンプリングされ
たカウント値Ｍ１、Ｎ２・・・・・・・・・・・・から
成るデータは位相エラーデータＤＰとして乗算器（２７
）及び積分回路（２９）へ送られる。尚、カウンタ（２
１）　、　　（２２）には例えばＩ　ＭＨｚのクロック
ＣＫが与えられている。

くし形フィルタ回路（４）はその定数Ｋが後述の如（所
定の値に設定される以外は第５図の回路がそのまま用い
られており、その入力端子（１）には第６図Ａの速度エ
ラーデータＤＳが入力されるように成されている。

くし形フィルタ回路（４）の伝達関数は次のように表わ
される。

１−ｅ″″ＳＴ １−　（１−Ｋ）　ｅ−８丁 には定数（乗算器（１０）の乗算係数）、Ｔはここでは
１／３０秒である。

ところで、ＦＣ等の精度が悪い場合、カウンタ（２１）
の出力側に得られる速度エラーデータＤＳには回転むら
の情報が多量に乗っているので、本実施例ではこのカウ
ンタ（２１）の出力側にくし形フィルタ回路（４）を設
けている。このくし形フィルタ回路（４）は上述の如く
構成を簡単にしているのでＤＣ利得が０である（第２図
参照）０通常、サーボ系はＤＣ利得が００場合、速度が
確定しない。

しかしこのＤＣ（０■２）の定義は物理的には不明確で
あり、Ｏ，０ＯＩＨ２、Ｏ，０ＯＯＩＨｚがＤＣかどう
かは実際には判断が難しい所であり、実験で確かめるし
かない、ところが、このくし形フィルタ回路（４）はＱ
が高いためその定数ＫをＱＨｚ近傍に利得があるような
所定の値例えば第２図に示すようにに＝２−５に設定す
ると、通常の速度でモータ（１５）が回転する。このこ
とは、とりもなおさず、数学的な意味での０ＨｚでのＤ
Ｃ／利得はＯであるが、０Ｈｚ近傍には利得をもってい
るので現実のモータ（５）は規定の速度で回転すること
になる。しかし、正確な速度では回転せずその近くで回
転することになるが、その差は士数Ｈｚでカウンタ（２
２）等の位相サーボループのダイナミックレンジが通常
のディジタルサーボに比べて格段に広いので十分位相ロ
ックが可能であり、この状態ではＤＣ利得は位相サーボ
ループが受けもっているので、モータ（１５）は今まで
の方式と同等の性能でなお且つ回転むらを完全に除去し
た形で回転することにる。

なお、第２図は定数Ｋを変化したときのくし形フィルタ
回路（４）の利得特性を示すもので、定数にの値が小さ
くなる程０Ｈｚ近傍の利得は大きくなり、又Ｑも高くな
っていることがわかる。しかし、定数Ｋを余り小さくす
ると時定数が大きくなってフィルタの動作し始める時間
が遅くなる問題がある。

従って本実施例ではくし形フィルタ回路（４）の定数に
の値“をＫ　−２−’に設定する。もっともこの値は最
も望ましい値であって、フィルタ回路の動作し始める時
間を許容できればＫ　−２−６以下に設定してもよい。

このようにくし形フィルタ回路（４）の定数にの値を０
）１ｚ近傍に利得があるような所定の値に設定すること
により、第７図に示すような回転むらとなる３０Ｈｚ及
びその高調波成分が除去されたデータが得られると共に
サーボ動作を行うのに必要な略々ＤＣレベルに近い成分
の伝送が実質的に可能となり、位相サーボループのロッ
クレンジ内にモータ（１５）を立ち上げることができる
。

くし形フィルタ回路（４）からの３０Ｈｚ及びその高調
波成分の除去されたデータは微分回路（２４）及び乗算
器（２６）に供給される。微分回路（２４）は供給され
たデータを微分して角加速度データに変換し、この角加
速度データは乗算器（２５）へ送られる。また積分回路
（２９）は位相エラーデータＤＰを積分し、この積分さ
れたデータを乗算器（２８）に送ることにより、位相サ
ーボループの低域の利得を上げるようにしている。

乗算器（２５）は角加速度データをＫｏ倍し、乗算器（
２６）はデータをに１倍し、乗算器（２７）はデータＤ
Ｐをに２倍し、乗算器（２８）は積分データをに３倍す
る０本実施例においては、乗算係数Ｋｏ　ＳＫｓ　、に
２　、に３をＫｏ　＞Ｋ１　＞Ｋ２　＞Ｋ３の関係に選
ぶことにより、夫々のデータに対して重み付けを行い、
サーボ動作の効果の大きさを定めている。

即ち、くし形フィルタ回路（４）からのデータを微分し
て加速度に変換したデータに対して最も大きいＫｏを乗
算することにより、速度エラーに対する適応性の効果を
得るように成し、次にに１、Ｋ２により速度エラー、位
相エラーの順に効果を得、さらに積分データに対してに
３を乗算して低域の利得を増す効果を得るようにしてる
。

また微分回路（セ４）で略々ＤＣレベルに近い成分を有
するデータを微分しているので、微分されたデータは略
々ＤＣレベルに近い成分が除去されたものとなる。なお
、微分回路（２４）及び乗算器（２５）のループ（加速
度ループ）は必要に応じて省略可能である。

乗算器（２５）　、　　Ｃ２Ｂ）　、　　（２７）及び
（２８）から得られる各データは加算器（３０）に加え
られる。

この加算器（３０）から得られる加算されたデータはＤ
／Ａ変換器（３１）でアナログの制御信号に変換され、
この制御信号はドライブアンプ（３２）を通じてモータ
（１５）の速度及び位相を制御する。

このように本゛実施例ではデータＤＳをくし形フィルタ
回路（４）に加えているので、真の回転むら成分のみを
除去することができる。また、くし形フィルタ回路（４
）の定数Ｋを０Ｈｚ近傍に利得があるように設定してい
るので、サーボ動作を行うのに必要な略々ＤＣレベルに
近い成分の伝送が実質的に可能であり、位相サーボルー
プのロックレンジ内にモータ（１５）を立ち上げて通常
の速度でモータ（１５）を回転させることができる。

また、因みにくし形フィルタ回路（４）が微分回路（２
４）及び乗算器（２５）から成る加速度ループに挿入さ
れていた場合、乗算器（２５）及び（２６）の乗算係数
がＫＯ＞Ｋｌの関係から回転むら成分はほとんど速度ル
ープを成す乗算器（２６）を通り、この回転むら成分は
通常のＦＧ等の精度では問題ないが、例えばＦＣ等の精
度を下げることによりコストダウンを考えると速度ルー
プからは回転むら成分が多量に伝送され、ジッタを悪化
させる原因となる。ところが、本実施例では、カウンタ
（２１）のすぐ後にくし形フィルタ回路（４）を挿入し
ているので、たとえＦＧ等の精度を下げたとしても確実
に回転むら成分を除去することができ、問題ない。

なお、上述の実施例ではこの発明をディジタルサーボ回
路に通用した場合に付いて説明したが、アナログサーボ
回路に通用することもできる。その場合、第５図の遅延
回路（９）にはＣＯＤ素子等を用いてよい。

〔発明の効果〕

上述の如くこの発明によれば、簡単な回路構成により、
モータの設定速度に応じた回転周期成分及びその高調波
成分に基く誤差を有効に除去することができる。またＱ
の高いくし形フィルタを用いることができるので、回転
周期成分及びその高調波成分のみについて信号処理を行
うことができ、このため低域の位相回り等が生じること
がなく、常に安定した高性能の制御を行うことが可能と
なる。また、たとえＦＧ等の精度を下げたとしても確実
に回転周期成分及びその高調波成分を除去でき、しかも
コストの低廉化が図れる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は定数Ｋを変化した場合のくし形フィルタの特性図、第
３図は位相エラーデータを得る原理を説明するタイミン
グチャート、第４図は速度エラーデータを得る原理を説
明するタイミングチャート、第ａ図はこの発明に適用し
得るディジタル帰還型くし形フィルタ回路のブロック図
、第６図は第５図のタイミングチャート、第７図はくし
形フィルタの特性図である。 （４）はディジタル帰還型くし形フィルタ回路、（１５
）はドラムモータ、（１６）は回転検出器、（工９）は
制御信号発生回路、（２１）は速度エラーカウンタ、（
２６）は乗算器、（３０）は加算器、（３１）はＤ／Ａ
変換器である。

Claims (1)

1. 【特許請求の範囲】 モータの回転速度を検出する検出手段と、 上記回転速度に基いて上記モータの回転速度を略一定に
   制御する制御信号を発生する信号処理手段と、 上記制御信号から上記モータの回転周期成分及びその高
   調波成分を除去するくし形フィルタ手段と、 該くし形フィルタ手段の出力信号を上記モータに供給す
   る駆動手段と を備え、上記くし形フィルタ手段の定数を０Ｈｚ近傍に
   利得があるように設定したことを特徴とする回転制御装
   置。