JPH01118947A - 入出力処理の試験方式 - Google Patents

入出力処理の試験方式

Info

Publication number
JPH01118947A
JPH01118947A JP62276690A JP27669087A JPH01118947A JP H01118947 A JPH01118947 A JP H01118947A JP 62276690 A JP62276690 A JP 62276690A JP 27669087 A JP27669087 A JP 27669087A JP H01118947 A JPH01118947 A JP H01118947A
Authority
JP
Japan
Prior art keywords
input
output
output processing
error
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62276690A
Other languages
English (en)
Inventor
Tadanobu Hakuba
白馬 忠信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62276690A priority Critical patent/JPH01118947A/ja
Publication of JPH01118947A publication Critical patent/JPH01118947A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、情報処理システムに適用される入出力処理の
試験方式に関する。
(従来の技術) 電子計算機システムなどの情報処理システムでは、複数
の入出力装置が入出力処理装置を介して中央処理装置に
接続され、中央処理装置上で走行する処理プログラムか
ら発せられる入出力処理起動要求がモニタプログラムの
制御下で実行される。
従来、このような情報システム内の各入出力装置と入出
力処理装置について試験を行う場合、入出力装置ごとに
準備した複数の試験プログラムを同時に実行させ、全て
の試験プログラムでエラーメツセージが出力されないこ
とから全ての入出力装置と入出力処理装置の動作の正常
性を確認している。この場合、一部の試験プログラムで
エラーが検出されると、この試験プログラムだけがエラ
ーとなった入出力指令とその実行結果とを示すエラーメ
ッセージを出力している。
(発明が解決しようとする問題点) 上記従来の入出力処理の試験方式では、エラーを検出し
た試験プログラムだけからエラーメツセージが出力され
るので、同時に実行されていた複数の試験プログラムの
どの入出力処理でエラーが発生したかの区別が不明確に
なり、エラーの解析に手間と時間がかかるという問題が
ある。
(問題点を解決するための手段) 本発明に係わる入出力処理の試験方式は、モニタプログ
ラムが各試験プログラムからの入出力処理起動要求が所
定数に達するまではこれら入出力処理起動要求の実行を
保留すると共にこの所定数に達した入出力処理起動要求
を一斉に実行するように構成されている。
更に、本発明の試験方式は、入出力処理でエラーを検出
した試験プログラムがこの入出力処理に関するエラーメ
ツセージを出力し、入出力処理の正常終了を検出した試
験プログラムがエラーの検出された入出力処理起動要求
と同時に実行されて正常終了した入出力処理に関する正
常終了メツセージを出力することにより、どの試験プロ
グラムの入出力処理でエラーが発生したかを明確に識別
できるようにし、エラー解析の手間と時間を低減するよ
うに構成されている。
以下、本発明の作用を実施例と共に詳細に説明する。
(実施例) 本発明の一実施例に係わる入出力処理の試験方式を適用
する情報処理システムのハードウェア構成は、第3図の
ブロック図に示すように、主記憶装置lと、中央処理装
置2と、入出力処理装置3と、この入出力処理装置3に
接続される複数の入出力装置10+、10□ ・・・1
0.とを備えている。
上記実施例に係わる入出力処理の試験方式のソフトウェ
ア構成は、第4図に示すように、図示しない外部記憶装
置から主記憶装置1にロードされ中央処理装置2で実行
されるモニタプログラム100と、このモニタプログラ
ムの制御下で実行される入出力装置10+、1’Oz 
 ・・・108のそれぞれに対する複数の試験プログラ
ム200..200□ ・・・200.とから成る。試
験プログラム200..200t ・・・200Xのそ
れぞれからの入出力処理起動要求は、モニタプログラム
100内の入出力処理起動部101においてパラメータ
チエツクなど所定の処理を経たのち、入出力処理起動命
令として実行される。中央処理装置2は、上記入出力処
理起動命令の実行を識別するとこれを入出力処理装置3
に通知し、入出力処理装置3が入出力装置101、io
z  ・・・108に対して実際の入出力処理を行う。
第1図は上記各試験プログラム100.乃至1008の
処理手順を示すフローチャートであり、第2図は上記モ
ニタプログラム100の処理手順を示すフローチャート
である。
以下では、説明の便宜上二つの試験プログラム2001
と200.によって入出力装置101と10、に対する
入出力処理を試験する場合について本実施例を説明する
モニタプログラム100は、入出力処理起動要求カウン
タnと、モニタプログラムlOOが一斉に実行すべき入
出力処理起動要求の指定数Aの保持手段とを備えている
。この例では、二つの試験プログラム200.と200
2の実行に先立って初期値n=0.A=2が設定される
まず試験プログラム2001の実行が開始されると、入
出力処理のための入出力指令と入出力データの設定など
の前準備が行われたのち(処理200、)、入出力装置
IQ+への入出力処理起動要求が発せられる(処理20
0b)。この入出力処理起動要求を受けたモニタプログ
ラム100では、入出力処理起動部101においてパラ
メータチエツク等の所定の処理(図示せず)が行われた
のち、第2図の処理1011に示すように、入出力処理
起動要求カウンタnが歩進され、指定数Aと比較される
(処理10 lb )。この例では、n(=1)はA(
=2)未満であるがら、試験プログラム2001がウェ
イト状態にされる(処理101f)。試験プログラム2
00Iがウェイト状態になると、試験プログラムzoo
zの実行が開始される。実行を開始した試験プコグラム
2002では、試験プログラム200Iの場合と同様に
入出力処理の前Y$備が行われ(処理200.)、入出
力装置10gに対する入出力処理起動要求が発せられる
(処理200b)。この入出力処理起動要求を受けたモ
ニタプログラム100では、試験プログラム200Iの
場合と同様に所定の処理の後、入出力処理起動要求カウ
ンタnが歩進され(処理101.)、指定数Aとの比較
が行われる(処理101b)。
この例では、n(=2)がA(=2)以上であるため、
既にウェイト状態にある試験プログラム200、からの
入出力装置lOIへの入出力処理起動要求と、実行中の
試験プログラム2002からの入出力装置10□への入
出力処理起動要求とに対応したA(=2)個の入出力処
理起動命令が実行される( 処理101c) 、引き続
き、先にウェイト状態になった試験プログラム200.
のウェイト状態が解除され(処理101.)、入出力処
理起動要求数カウンタの内容n(=2)から指定数A(
=2)が減算され(処理I Q 1. )、試験プログ
ラム200.に制御が戻される。
制御が戻された試験プログラム200.は、入出力装置
10gに対する入出力処理の終了待ち状態になる(処理
200c)。試験プログラム200□がウェイト状態に
なると、先にウェイト状態が解除された試験プログラム
200Iに制御が戻され、この試験プログラム200I
は入出力装置10、に対する入出力処理の終了待ち状態
となる(処理200c)  。
この例では、入出力装置10.への入出力処理の正常終
了後に、入出力装置IO□への入出力処理が異常終了し
たものとする。
入出力装置10.に対する入出力処理が終了すると、試
験プログラム200.は入出力処理の実行結果をチエツ
クしく処理2004)、正常終了のためエラーメツセー
ジの出力を行わずに他の試験プログラム200□のチエ
ツク終了待ち状態になる(処理200.)、この後、入
出力装置10□への入出力処理が終了すると、試験プロ
グラム2002は入出力処理の実行結果をチエツクしく
処理200.)、エラーとなった入出力処理の入出力指
令とその結果を示すエラーメツセージを出力する(処理
200゜、200f)。
この例では、他の試験プログラム200.のチエツクが
既に終了しているので試験プログラム200□は直ちに
処理200hに進む。更に、この例では自試験プログラ
ム200gのチエツク処理200dでエラーが検出され
、処理200rでエラーメツセージが出力済みであるた
め、処理200kに進み、全ての試験が終了したか否か
を判定する。試験プログラム200.は、全ての試験が
終了していなければ、処理200aに戻り上述の処理を
繰り返す。
一方、試験プログラム2001は、他の試験プログラム
200gのチエツクが終了すると、処理を再開し、自試
験プログラム2001の直前のチエツク処理200.で
エラーが検出されておらずかつ他の試験プログラム20
0□でエラーが検出されているので、直前に実行した入
出力装置10゜への入出力処理の入出力指令とその結果
を示す正常終了メツセージを出力する(処理200..
2QOi 、200t )。以下、全試験を終了するま
で上述の動作が繰り返される。
なお、試験プログラム100+ と100tの双方にお
いて入出力処理が正常終了した場合、いずれの入出力処
理についても正常終了のメツセージは出力されない。ま
た、試験プログラム100Iと100zの双方において
入出力処理にエラーが検出された場合には、双方につい
てエラーメツセージが出力される。
このように、多重処理中の二つの入出力処理の一方だけ
にエラーが検出された場合、エラーとなった入出力処理
のエラーメツセージと共に正常終了した入出力処理の正
常終了メツセージが出力される。この結果、どの試験プ
ログラムの入出力処理でエラーが発生したかの区別が明
確になる。
説明の便宜上、試験プロ、ダラムが二つの場合を例示し
たが、試験プログラムが三つ以上の場合についても同様
にして本発明の方式が適用できる。
(発明の効果) 以上説明したように、本発明に係わる入出力処理の試験
方式は、各入出力装置に対する所定数の入出力処理要求
を一斉に起動し、いずれかの試験プログラムでエラーが
検出されるとこの入出力処理のエラーメツセージと共に
正常終了した入出力処理の正常終了メツセージを出力す
る構成であるから、どの試験プログラムの入出力処理で
エラーが発生したかの区別が明確になり、エラー解析の
手間と時間が低減されるという効果が奏される。
【図面の簡単な説明】
第1図は本発明の一実施例に係わる入出力処理の試験方
式における各試験プログラムの処理手順を示すフローチ
ャート、第2図は上記実施例において各試験プログラム
を制御するモニタプログラムの処理手順を示すフローチ
ャート、第3図は上記実施例を適用する情轢処理システ
ムのハードウェア構成を例示するブロック図、第4図は
上記実施例におけるソフトウェア構成を示す概念図であ
る。 1・・・主記憶装置、2・・・中央処理装置、3・・・
入出力処理装置、101〜108 ・・・入出力装置、
100・・・複数の試験プログラムを制御するモニタプ
ログラム、101・・・モニタプログラム中の入出力処
理起動部、2001〜200X ・・・入出力装置10
1−10.のそれぞれに対する試験プログラム。

Claims (1)

  1. 【特許請求の範囲】 入出力処理装置に接続された複数の入出力装置のそれぞ
    れに対する入出力処理起動要求を発し、各入出力処理の
    実行結果を判定しかつこの入出力処理の実行結果を示す
    メッセージを選択的に出力する複数の試験プログラムと
    、これら複数の試験プログラムを制御するモニタプログ
    ラムとを備え、このモニタプログラムは、前記各試験プ
    ログラムからの入出力処理起動要求が所定数に達するま
    ではこれら入出力処理起動要求の実行を保留すると共に
    この所定数に達した入出力処理起動要求を一斉に実行し
    、 この入出力処理でエラーを検出した試験プログラムはこ
    の入出力処理に関するエラーメッセージを出力し、 前記入出力処理の正常終了を検出した試験プログラムは
    前記エラーの検出された入出力処理起動要求と同時に実
    行されて正常終了した入出力処理に関する正常終了メッ
    セージを出力することを特徴とする入出力処理の試験方
    式。
JP62276690A 1987-10-31 1987-10-31 入出力処理の試験方式 Pending JPH01118947A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62276690A JPH01118947A (ja) 1987-10-31 1987-10-31 入出力処理の試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62276690A JPH01118947A (ja) 1987-10-31 1987-10-31 入出力処理の試験方式

Publications (1)

Publication Number Publication Date
JPH01118947A true JPH01118947A (ja) 1989-05-11

Family

ID=17572967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62276690A Pending JPH01118947A (ja) 1987-10-31 1987-10-31 入出力処理の試験方式

Country Status (1)

Country Link
JP (1) JPH01118947A (ja)

Similar Documents

Publication Publication Date Title
US5046068A (en) Multi-processor system testing method
JPH01118947A (ja) 入出力処理の試験方式
JPH09244923A (ja) ウォッチドッグタイマを用いた異常監視装置
JP2617984B2 (ja) 中央処理装置のテスト方法
JPH0253148A (ja) 入出力装置用試験プログラムのデバツグ方法
JPS6072039A (ja) マルチタスクプログラムの正常動作監視方法
JPS6215897B2 (ja)
JP2831480B2 (ja) 情報処理装置の障害検知方法
JP2535664B2 (ja) 処理条件成立待ち合わせ方式
JPH01305441A (ja) 試験プログラム再実行方式
JPS62271151A (ja) コンピユ−タ本体自動試験方式
JPS61170847A (ja) 周辺装置自動試験装置
JPS62278642A (ja) 再試行制御方式
JPS62175837A (ja) シフトイン・デ−タのセツト方式
JPH0149975B2 (ja)
JPS6162945A (ja) 情報処理装置の検査方式
JPH10340250A (ja) バス競合動作評価方法及びバス競合評価用負荷装置
JPH0518144B2 (ja)
JPS62175838A (ja) シフトアウト・デ−タの収集方式
JPS6162943A (ja) 情報処理装置の検査方式
JPH0342749A (ja) 入出力制御装置
JPS6250858B2 (ja)
JPS58186854A (ja) Ras機能自動検査方式
JPS6160144A (ja) 試験診断方式
JPS59221754A (ja) デバグ方式