JPH01119995A - 半導体メモリ - Google Patents

半導体メモリ

Info

Publication number
JPH01119995A
JPH01119995A JP62278045A JP27804587A JPH01119995A JP H01119995 A JPH01119995 A JP H01119995A JP 62278045 A JP62278045 A JP 62278045A JP 27804587 A JP27804587 A JP 27804587A JP H01119995 A JPH01119995 A JP H01119995A
Authority
JP
Japan
Prior art keywords
redundant
column
data line
circuit
redundant column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62278045A
Other languages
English (en)
Inventor
Hiroshi Sawara
佐原　弘
Haruki Toda
春希 戸田
Shigeo Oshima
成夫 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62278045A priority Critical patent/JPH01119995A/ja
Priority to US07/264,741 priority patent/US4951253A/en
Priority to KR1019880014366A priority patent/KR910009436B1/ko
Priority to EP88118268A priority patent/EP0315157B1/en
Priority to DE3855363T priority patent/DE3855363T2/de
Publication of JPH01119995A publication Critical patent/JPH01119995A/ja
Priority to US07/480,902 priority patent/US5107464A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し発明の目的］ （産業上の利用分野） 本発明は半導体メモリに関するものであり、特にカラム
方向のシリアルアクセス機能を有する半導体メモリに使
用されるものである。
（従来の技１） 従来、カラム方向のシリアルアクセスを実現する構成の
１つとして、カラム選択回路にシフトレジスタを用いる
ものがある。第２図にその一例を示す。図中の５１〜５
３．５４はカラム（ビット線対またはデータレジスタ）
１〜３．ｎを示し、Ｄ’　、Ｄ’　はデータ線を示す。
６１〜６３．６４はカラム１〜３．ｎとデータ線Ｄ’　
、Ｄ’を接続するカラム選択ゲートであり、７１〜７３
．７４はシフトレジスタ構成のカラム選択回路である。
Ｃ１’〜Ｃ３’〜Ｃ４’　は各々シフトレジスタ７１〜
７３．７４の出力信号であって、前記カラム選択ゲート
６１〜６３．６４を活性化するカラム選択信号であると
ともに次段のシフトレジスタを次サイクルに動作させる
ためのセットアツプ信号でもある。８１はデータ線Ｄ’
　、Ｄ’　と入出力ビンＤＱの間でデータの書き込み、
読み出しを行なうための入出力駆動回路であり、８２は
シリアルアクセスのスタートアドレスに対応してシフト
レジスタをプリセットするためのスタートアドレスセッ
トアツプ回路を示す。
この回路は、スタートアドレスセットアツプ回路８２に
よってシフトレジスタがプリセットされた後は、外部シ
リアルコントロールクロック信号ＳＣに同期してシフト
レジスタの記憶情報が順次シフトしていき、シリアルに
カラムを選択していく。例えばスタートアドレスセット
アツプ回路８２によってシフトレジスタ７１が活性化す
るようにセットアツプされていると、その出力信号Ｃ１
’　によりカラム選択ゲート６１が活性化され、カラム
１とデータ線Ｄ’　、Ｄ’　が接続されるとともに、信
号Ｃ１’　によりシフトレジスタ７２が次サイクルに備
えてセットアツプされる。したがって次のＳＣクロック
によるサイクルではシフトレジスタ７２が活性化され、
その出力信号Ｃ２’　によりカラム選択ゲート６２が活
性化され、カラム２、がデータ線と接続されるとともに
、信＠Ｃ２′によりシフトレジスタ７３がセットアツプ
される。
こうしてクロックＳＣに同期してシフトレジスタの記憶
情報が順次シフトしていき、シリアルにカラムを選択し
ていく。
（発明が解決しようとする問題点） このように従来のシリアルアクセスメモリでは、そのカ
ラム選択回路にシフトレジスタを用いることが可能であ
るが、第２図に示したような従来の構成では、不良カラ
ムを救済するために冗長カラムを設けることが困難であ
った。例えばカラム２が不良であって、このカラムを冗
長カラムを設けて置換しようとしても、カラム選択ゲー
ト６２が活性化しないようシフトレジスタ７２の動作を
止めてしまうと、次段のシフトレジスタ７３のセットア
ツプが出来なくなり、次サイクルでシフトレジスタ７３
を活性化することは不可能である。シフトレジスタはそ
の構成上、順次シフトしていかなければ所定の動作が行
なわれないからである。このため、従来のシフトレジス
タ構成のカラム選択回路を用いたシリアルアクセスメモ
リでは冗長カラムを設けることが出来ず、製造工程上で
発生する不良カラムの救済が不可能であった。
本発明は、カラム方向のシリアルアクセス機能を有する
半導体メモリにおいて、シフトレジスタ構成のカラム選
択回路を用いる場合に、従来技術ではなされていなかっ
た冗長カラムの設置を可能にする半導体メモリを提供す
ることを目的としている。
本発明は、カラム方向のシリアルアクセス機能を有する
半導体メモリにおいて、シフトレジスタ構成のカラム選
択回路を有するものであって、不良カラムを置換する冗
長のカラムを有し、この冗長のカラムと、冗長カラム選
択ゲートを介して接続される冗長のデータ線を有し、不
良カラムのアドレスを検出し冗長カラム選択ゲートを活
性化するための、不良アドレス検出回路と不良アドレス
検出回路専用のアドレスカウンタ回路と冗長カラム選択
回路を有し、冗長カラム選択時に、データの入出力駆動
回路と接続されるデータ線を、正規のデータ線から冗長
のデータ線に切り換えるための冗長データ線選択回路を
有することを特徴とする半導体メモリである。即ち本発
明は、カラム方向のシリアルアクセス機能を有する半導
体メモリにおいて、シフトレジスタ構成のカラム選択回
路を用いる場合に、冗長カラムの設置を可能とするため
に、冗長カラム選択ゲートを介して冗長カラムと接続さ
れる冗長のデータ線を正規のデータ線と別個に設けるこ
とを特徴としている。又、不良カラムを冗長カラムに置
換するために、アドレスをモニターするためのアドレス
カウンタ回路と、不良アドレス検出回路、冗長カラム選
択回路を有し、更に冗長カラム選択時にデータ入出力駆
動回路と接続されるデータ線を正規のデータ線から冗長
のデータ線に切り換えるための冗長データ線選択回路を
有する。冗長カラム選択時には、正規のデータ線はデー
タの入出力駆動回路から切り離されるため、シフトレジ
スタが動作して不良カラムの選択ゲートが活性化し、不
良カラムと正規のデータ線が接続されても問題なく、シ
フトレジスタは不良カラムの存在に関係なく動作させる
ことが可能となるものである。
（実施例） 以下図面を参照して本発明の一実施例を説明する。第１
図は同実施例のカラム方向シリアルアクセス方式の一例
である。図中の５１〜５３゜５４は各々カラム（ビット
線対またはデータレジスタ）１〜３．ｎを示し、Ｄ、Ｄ
は正規のデータ線を示す。１１〜１３．１４は各々カラ
ム１〜３゜ｎと正規のデータ線り、Ｄを接続するカラム
選択ゲートであり、２１〜２３．２４はシフトレジスタ
構成のカラム選択回路である。Ｃ１〜Ｃ３゜Ｃ４は各々
シフトレジスタ２１〜２３．２４の出力信号であって、
前記カラム選択ゲート１１〜１３．１４を活性化するカ
ラム選択信号であるとともに、次段のシフトレジスタを
次サイクルで動作させるためのセットアツプ信号でもあ
る。５５が冗長カラムを示し、ＳＤ、ＳＤが冗長のデー
タ線を示す。１５は冗長カラム５５と冗長のデータ線Ｓ
Ｄ、ＳＤを接続する冗長カラム選択ゲートであり、２５
は冗長カラム選択回路、Ｃ５は冗長カラム選択回路の出
力信号であって、前記冗長カラム選択ゲート１５を活性
化する冗長カラム選択信号である。ＤＱはデータの入出
力ビンであり、３１は入出力駆動回路を示す。４１は通
常は正規のデータ線り、Ｄを入出力駆動回路３１に接続
し、冗長カラム選択時には、正規のデータ線り、Ｄを入
出力駆動回路３１から切り離し、代わりに冗長データ線
ＳＤ、ＳＤを入出力駆動回路３１と接続するためのデー
タ線切換回路を示す。４２は不良アドレス検出回路専用
のアドレスカウンタ回路を示し、３２は、シリアルアク
セスのスタートアドレスに対応してシフトレジスタ２１
〜２３．２４及び前記アドレスカウンタ回路４２をプリ
セットするためのスタートアドレスセットアツプ回路を
示す。４３は不良アドレス検出回路を示し、４４は冗長
データ線選択回路を示す。ＳＣはこの系をコントロール
するためのクロック信号である。
第１図の動作は次の通りである。まず、シフトレジスタ
２１〜２３．２４とアドレスカウンタ回路４２に、スタ
ートアドレスセットアツプ回路３２により、シリアルア
クセスのスタートアドレスをセットしておく。コントロ
ールクロックＳＣのトグルにより、シフトレジスタの記
憶情報が順次シフトするとともにアドレスカウンタ回路
４２も順次カウントアツプしていき、常にアドレスをモ
ニタしている。不良アドレスに当たると、アドレスカウ
ンタ回路４２が発生するアドレスを不良アドレス検出回
路４３によって検出し、冗長カラム選択回路２５が動作
し、冗長カラム選択ゲート１５が活性化され、冗長カラ
ム５５と冗長データ線ＳＤ、ＳＤが接続される。この時
シフトレジスタは不良アドレスに関係なく通常動作を行
ない、不良カラムのカラム選択ゲートも活性化され、不
良カラムと正規のデータ線り、Ｄが接続されるが、冗長
データ線選択回路４４が動作し、データ線切換回路４１
により、入出力駆動回路３１と接続されるデータ線を、
正規のデータ線り、Ｄから冗長のデータ線ＳＤ、ＳＤに
切り換えることで、データ入出力ビンＤＱとのデータの
やり取りは冗長カラム５５とで行なわれるものである。
［発明の効果］ 本発明によれば、従来、シフトレジスタ構成のカラム選
択回路を用いたシリアルアクセスメモリで困難であった
冗長カラムの採用が可能となるものである。
【図面の簡単な説明】
第１図は、本発明の一実施例のカラム方向シリアルアク
セスメモリの内部回路構成図、第２図は従来方式のカラ
ム方向シリアルアクセスメモリの内部回路構成図である
。 第１図において、１〜４．ｎ（５１〜５３．５４）・・
・カラム、５５・・・冗長カラム、１１〜１４・・・カ
ラム選択ゲート、１５・・・冗長カラム選択ゲート、２
１〜２４・・・シフトレジスタ（カラム選択回路）、２
５・・・冗長カラム選択回路、３１・・・入出力駆動回
路、３２・・・スタートアドレスセットアツプ回路、４
１・・・データ線切換回路、４２・・・アドレスカウン
タ回路、４３・・・不良アドレス検出回路、４４・・・
冗長データ線選択回路、Ｄ、Ｄ・・・正規のデータ線、
ＳＤ、ＳＤ・・・冗長のデータ線。

Claims (2)

    【特許請求の範囲】
  1. （１）カラム方向のシリアルアクセス機能を有する半導
    体メモリにおいて、シフトレジスタ構成のカラム選択回
    路を有するものであつて、ｎ列の正規のカラムと、カラ
    ム選択ゲートを介して接続される正規のデータ棒を有し
    、これに加えて不良カラムを置換する冗長のカラムを有
    し、この冗長のカラムと、冗長カラム選択ゲートを介し
    て接続される冗長のデータ線を有し、不良カラムのアド
    レスを検出し冗長カラム選択ゲートを活性化するための
    、不良アドレス検出回路と不良アドレス検出回路専用の
    アドレスカウンタ回路と冗長カラム選択回路を有し、冗
    長カラム選択時に、データの入出力駆動回路と接続され
    るデータ線を、正規のデータ線から冗長のデータ線に切
    り換えるための冗長データ線選択回路を有することを特
    徴とする半導体メモリ。
  2. （２）前記システムのカラムは、ビット線対またはデー
    タレジスタであることを特徴とする特許請求の範囲第１
    項に記載の半導体メモリ。
JP62278045A 1987-11-02 1987-11-02 半導体メモリ Pending JPH01119995A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP62278045A JPH01119995A (ja) 1987-11-02 1987-11-02 半導体メモリ
US07/264,741 US4951253A (en) 1987-11-02 1988-10-31 Semiconductor memory system
KR1019880014366A KR910009436B1 (ko) 1987-11-02 1988-11-02 반도체메모리
EP88118268A EP0315157B1 (en) 1987-11-02 1988-11-02 Semiconductor memory system
DE3855363T DE3855363T2 (de) 1987-11-02 1988-11-02 Halbleiterspeichersystem
US07/480,902 US5107464A (en) 1987-11-02 1990-02-16 Semiconductor memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62278045A JPH01119995A (ja) 1987-11-02 1987-11-02 半導体メモリ

Publications (1)

Publication Number Publication Date
JPH01119995A true JPH01119995A (ja) 1989-05-12

Family

ID=17591878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62278045A Pending JPH01119995A (ja) 1987-11-02 1987-11-02 半導体メモリ

Country Status (5)

Country Link
US (2) US4951253A (ja)
EP (1) EP0315157B1 (ja)
JP (1) JPH01119995A (ja)
KR (1) KR910009436B1 (ja)
DE (1) DE3855363T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013246855A (ja) * 2012-05-28 2013-12-09 Toshiba Corp 半導体メモリ

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01119995A (ja) * 1987-11-02 1989-05-12 Toshiba Corp 半導体メモリ
EP0389203A3 (en) * 1989-03-20 1993-05-26 Fujitsu Limited Semiconductor memory device having information indicative of presence of defective memory cells
KR910005601B1 (ko) * 1989-05-24 1991-07-31 삼성전자주식회사 리던던트 블럭을 가지는 반도체 메모리장치
JP2900451B2 (ja) * 1989-11-30 1999-06-02 ソニー株式会社 メモリ装置
FR2655763B1 (fr) * 1989-12-11 1992-01-17 Sgs Thomson Microelectronics Circuit de redondance pour memoire.
JP2575919B2 (ja) * 1990-03-22 1997-01-29 株式会社東芝 半導体記憶装置の冗長回路
GB9007796D0 (en) * 1990-04-06 1990-06-06 Foss Richard C Dynamic memory row/column redundancy scheme
JPH04103099A (ja) * 1990-08-23 1992-04-06 Toshiba Corp 半導体記憶装置
JP2721931B2 (ja) * 1990-09-28 1998-03-04 三菱電機株式会社 半導体メモリのためのシリアル選択回路
KR940008208B1 (ko) * 1990-12-22 1994-09-08 삼성전자주식회사 반도체 메모리장치의 리던던트 장치 및 방법
US5255227A (en) * 1991-02-06 1993-10-19 Hewlett-Packard Company Switched row/column memory redundancy
US5293564A (en) * 1991-04-30 1994-03-08 Texas Instruments Incorporated Address match scheme for DRAM redundancy scheme
JP2888034B2 (ja) * 1991-06-27 1999-05-10 日本電気株式会社 半導体メモリ装置
JP2689768B2 (ja) * 1991-07-08 1997-12-10 日本電気株式会社 半導体集積回路装置
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
JP2923114B2 (ja) * 1992-02-18 1999-07-26 株式会社沖マイクロデザイン宮崎 冗長デコーダ回路
US5508963A (en) * 1993-03-12 1996-04-16 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
US5640365A (en) * 1994-09-09 1997-06-17 Kabushiki Kaisha Toshiba Semiconductor memory device with a decoding peripheral circuit for improving the operation frequency
US5568433A (en) * 1995-06-19 1996-10-22 International Business Machines Corporation Memory array having redundant word line
JPH09147600A (ja) * 1995-11-29 1997-06-06 Advantest Corp 半導体試験用救済アドレス解析方式
US6037799A (en) * 1995-12-29 2000-03-14 Stmicroelectronics, Inc. Circuit and method for selecting a signal
US5790462A (en) * 1995-12-29 1998-08-04 Sgs-Thomson Microelectronics, Inc. Redundancy control
US5841709A (en) * 1995-12-29 1998-11-24 Stmicroelectronics, Inc. Memory having and method for testing redundant memory cells
US5771195A (en) * 1995-12-29 1998-06-23 Sgs-Thomson Microelectronics, Inc. Circuit and method for replacing a defective memory cell with a redundant memory cell
US5612918A (en) * 1995-12-29 1997-03-18 Sgs-Thomson Microelectronics, Inc. Redundancy architecture
US5920513A (en) 1997-08-22 1999-07-06 Micron Technology, Inc. Partial replacement of partially defective memory devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6120300A (ja) * 1984-07-09 1986-01-29 Hitachi Ltd 欠陥救済回路を有する半導体メモリ
JPS6148200A (ja) * 1984-08-14 1986-03-08 Fujitsu Ltd 半導体記憶装置
JPS62262294A (ja) * 1986-05-02 1987-11-14 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション メモリ・システム
JPS6413300A (en) * 1987-07-06 1989-01-18 Nec Corp Redundancy circuit for serial read/write memory

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1980002889A1 (fr) * 1979-06-15 1980-12-24 Fujitsu Ltd Dispositif de memoire a semiconducteur
JPH01119995A (ja) * 1987-11-02 1989-05-12 Toshiba Corp 半導体メモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6120300A (ja) * 1984-07-09 1986-01-29 Hitachi Ltd 欠陥救済回路を有する半導体メモリ
JPS6148200A (ja) * 1984-08-14 1986-03-08 Fujitsu Ltd 半導体記憶装置
JPS62262294A (ja) * 1986-05-02 1987-11-14 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション メモリ・システム
JPS6413300A (en) * 1987-07-06 1989-01-18 Nec Corp Redundancy circuit for serial read/write memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013246855A (ja) * 2012-05-28 2013-12-09 Toshiba Corp 半導体メモリ

Also Published As

Publication number Publication date
US4951253A (en) 1990-08-21
EP0315157A2 (en) 1989-05-10
EP0315157B1 (en) 1996-06-12
EP0315157A3 (en) 1991-01-09
US5107464A (en) 1992-04-21
DE3855363T2 (de) 1996-11-21
KR890008822A (ko) 1989-07-12
DE3855363D1 (de) 1996-07-18
KR910009436B1 (ko) 1991-11-16

Similar Documents

Publication Publication Date Title
JPH01119995A (ja) 半導体メモリ
US5935263A (en) Method and apparatus for memory array compressed data testing
US5383157A (en) Parallel TESTMODE
JP2007188633A (ja) メモリアレイ試験回路
KR970029804A (ko) 디램
JP2001167005A (ja) メモリ診断方法とメモリ診断回路および半導体記憶装置
US5912899A (en) Merged data memory testing circuits and related methods which provide different data values on merged data lines
JPH0383299A (ja) 半導体記憶装置
EP0080902A2 (en) Semiconductor memory device
JPH1079200A (ja) 半導体メモリ装置のテスト方法および半導体メモリ装置
KR100200930B1 (ko) 버스트 모드동작에 적합한 반도체 메모리 장치의 로우 디코더
KR100518597B1 (ko) 입출력 데이터 폭을 선택적으로 변경시키는 저전력 소비형반도체 메모리 장치 및 이에 대한 데이터 입출력 방법
JPH033200A (ja) 半導体記憶装置
KR100425444B1 (ko) 칩 선택회로를 구비하는 반도체 메모리장치 및 칩선택신호 발생 방법
US6314527B1 (en) Recovery of useful areas of partially defective synchronous memory components
US6332183B1 (en) Method for recovery of useful areas of partially defective synchronous memory components
JP3689272B2 (ja) 半導体メモリの欠陥救済判定回路
KR100517257B1 (ko) 메모리어레이테스트회로
US6700402B2 (en) Output control circuit and output control method
KR100657085B1 (ko) 컬럼 리페어장치
JPS60109100A (ja) 半導体メモリ装置のビツト系欠陥検出方式
JPS629442A (ja) 誤り検出回路
JPH04113580A (ja) 半導体集積回路装置
JP2002372570A (ja) マルチチップモジュール及びそのテスト方法
JPH0765599A (ja) 半導体記憶装置