JPH01120062A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01120062A JPH01120062A JP62278916A JP27891687A JPH01120062A JP H01120062 A JPH01120062 A JP H01120062A JP 62278916 A JP62278916 A JP 62278916A JP 27891687 A JP27891687 A JP 27891687A JP H01120062 A JPH01120062 A JP H01120062A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- polycrystalline silicon
- opening
- silicon layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
最近の半導体装置の高周波化や微細化に伴い、高周波ト
ランジスタ等の電極構成に関連する品質が問題となって
きた。
ランジスタ等の電極構成に関連する品質が問題となって
きた。
例えば、ドープト多結晶シリコン層を用いたエミッタ・
ベースコンタクト部の自己整合による段差付き構造の電
極を有するトランジスタは、ベース頭載上にドープト多
結晶シリコン層を成長し、その上にアンドープ多結晶シ
リコン層を成長させ、この二層の各多結晶シリコン層の
エツチング選択比を用いて、下層のドープト多結晶シリ
コン層をエツチングして細いエミッタ電極部及びベース
コンタクト部を形成する構造となっていた。
ベースコンタクト部の自己整合による段差付き構造の電
極を有するトランジスタは、ベース頭載上にドープト多
結晶シリコン層を成長し、その上にアンドープ多結晶シ
リコン層を成長させ、この二層の各多結晶シリコン層の
エツチング選択比を用いて、下層のドープト多結晶シリ
コン層をエツチングして細いエミッタ電極部及びベース
コンタクト部を形成する構造となっていた。
第２図（ａ）〜（ｅ）は従来の半導体装置の製造方法の
一例を説明するための工程順に示した半導体チップの断
面図である。
一例を説明するための工程順に示した半導体チップの断
面図である。
まず、第２図（ａ＞に示すように、シリコン基板の上層
のｎ形エピタキシャル層１の表面に第１の酸化膜２を形
成した後、ホトリソグラフィ技術によりベース領域３に
対応して開孔してｐ形のベース領域３を形成する。
のｎ形エピタキシャル層１の表面に第１の酸化膜２を形
成した後、ホトリソグラフィ技術によりベース領域３に
対応して開孔してｐ形のベース領域３を形成する。
次に、第２図（ｂ）に示すように、半導体チップ表面に
ドープト多結晶シリコン層１６Ｄ、アンドープ多結晶シ
リコン１６ｕ及び第２の酸化膜１７を成長を用σ次行う
。
ドープト多結晶シリコン層１６Ｄ、アンドープ多結晶シ
リコン１６ｕ及び第２の酸化膜１７を成長を用σ次行う
。
次に、第２図（ｃ）に示すように、ホトリングラフィ技
術によりアンド−ブト多結晶シリコン層１６、をエツチ
ング後、ドープト多結晶シリコン層１６ｏとアンド−ブ
ト多結晶シリコン１６υとのエツチングの選択比を利用
して、ドープＩ・多結晶シリコン層１６ｏを細くエツチ
ングして断面丁字形のエミッタ下部電極Ｔｅを形成し、
開孔部１４を設ける。
術によりアンド−ブト多結晶シリコン層１６、をエツチ
ング後、ドープト多結晶シリコン層１６ｏとアンド−ブ
ト多結晶シリコン１６υとのエツチングの選択比を利用
して、ドープＩ・多結晶シリコン層１６ｏを細くエツチ
ングして断面丁字形のエミッタ下部電極Ｔｅを形成し、
開孔部１４を設ける。
次に第２図（ｄ）に示すように、エミッタ下部電極Ｔ８
の側面を含めてチップの全表面を窒化膜で覆った後、エ
ミッタ下部電極Ｔ。の側壁にのみ窒化膜を残し側壁窒化
Ｍｌ ５．を形成する。
の側面を含めてチップの全表面を窒化膜で覆った後、エ
ミッタ下部電極Ｔ。の側壁にのみ窒化膜を残し側壁窒化
Ｍｌ ５．を形成する。
最後に、第２図（ｅ）に示すように、金属層を自己整合
法によりベースコンタクト部９と多結晶シリコン層１６
ｕの上にベース電極ＴＢとエミッタ上部電極Ｔ、を形成
する。
法によりベースコンタクト部９と多結晶シリコン層１６
ｕの上にベース電極ＴＢとエミッタ上部電極Ｔ、を形成
する。
上述した従来の半導体装置の製造方法は、エミッタ下部
電極の幅を０．５μｒｎ以下にする場合に、ドープト多
結晶シリコン層１６Ｄの不純濃度がウェーハの周縁部と
中央で大きく異るために、エツチング効果に不均一性が
あり、いわゆる“笠折″と称する下部電極の欠如や寸法
のばらつきにより特性を含めた品質問題があった。
電極の幅を０．５μｒｎ以下にする場合に、ドープト多
結晶シリコン層１６Ｄの不純濃度がウェーハの周縁部と
中央で大きく異るために、エツチング効果に不均一性が
あり、いわゆる“笠折″と称する下部電極の欠如や寸法
のばらつきにより特性を含めた品質問題があった。
本発明の目的は、電極構造が均一で品質のよい半導体装
置の製造方法を提供することにある。
置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、
（Ａ）素子形成領域を有する半導体基板の一主面上に第
１の絶縁膜を形成し、該第１の絶縁膜にホトリソグラフ
ィ技術により選択的に開孔部を形成する工程、 （Ｂ）前記第１の絶縁膜及び前記開孔部の側壁部を含む
全表面に第２の絶縁膜を形成する工程、 （Ｃ）異方性エツチングにより前記開孔部の前記側壁部
の表面にのみに、前記第２の絶縁膜の側壁絶縁膜を形成
する工程、 （Ｄ）前記開孔部内と前記第１の絶縁膜と前記側壁絶縁
膜上に多結晶シリコン層を堆積する工程、 （Ｅ）前記多結晶シリコン層の表面に第３の絶縁膜を形
成し、ホトリソグラフィ技術により前記開孔部とその周
縁部を覆う断面丁字形の電極を選択的に形成する工程、 （Ｆ）ホトリソグラフィ技術により前記第３の絶縁膜に
コンタクト部に対応しかつ前記側壁絶縁膜を側壁部とし
た開孔部を形成する工程、 を含んで構成されている。
１の絶縁膜を形成し、該第１の絶縁膜にホトリソグラフ
ィ技術により選択的に開孔部を形成する工程、 （Ｂ）前記第１の絶縁膜及び前記開孔部の側壁部を含む
全表面に第２の絶縁膜を形成する工程、 （Ｃ）異方性エツチングにより前記開孔部の前記側壁部
の表面にのみに、前記第２の絶縁膜の側壁絶縁膜を形成
する工程、 （Ｄ）前記開孔部内と前記第１の絶縁膜と前記側壁絶縁
膜上に多結晶シリコン層を堆積する工程、 （Ｅ）前記多結晶シリコン層の表面に第３の絶縁膜を形
成し、ホトリソグラフィ技術により前記開孔部とその周
縁部を覆う断面丁字形の電極を選択的に形成する工程、 （Ｆ）ホトリソグラフィ技術により前記第３の絶縁膜に
コンタクト部に対応しかつ前記側壁絶縁膜を側壁部とし
た開孔部を形成する工程、 を含んで構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｈ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示すように、第２図（ａ）の従来
と同じ方法でｎ形エピタキシャル層１の上に第１の酸化
膜２とその中を開孔してｐ形のベース領域を形成する。
と同じ方法でｎ形エピタキシャル層１の上に第１の酸化
膜２とその中を開孔してｐ形のベース領域を形成する。
次に、第１図（ｂ）に示すように、ＣＶＤ法により第２
の酸化膜２８を形成した後、ホトリソクァフィ技術によ
り第２の酸化膜２．にエミッタ領域に対応する開孔部４
ｅを形成する。
の酸化膜２８を形成した後、ホトリソクァフィ技術によ
り第２の酸化膜２．にエミッタ領域に対応する開孔部４
ｅを形成する。
次に、第１図（Ｃ）に示すように、エミッタ領域の開孔
部４．の側面を含めて全表面を第１の窒化膜５で被覆す
る。
部４．の側面を含めて全表面を第１の窒化膜５で被覆す
る。
次に、第１図（ｄ）に示すように、ＲＩＥドライエッチ
にて窒化膜を異方性エツチングして側壁窒化膜５ａを残
す。
にて窒化膜を異方性エツチングして側壁窒化膜５ａを残
す。
次に、開後部４ｅを埋めさらに第１の窒化膜５を被覆す
る多結晶シリコン層６を成長させた後、その上から砒素
をイオン注入する。
る多結晶シリコン層６を成長させた後、その上から砒素
をイオン注入する。
次に、第１図（ｅ）に示すように、多結晶シリコンＭ６
の表面に第３の酸化膜７を成長させる６次に、第１図（
ｆ）に示すように、熱拡散によりベース領域Ｂ内にｎ形
のエミッタ領域８を形成する。
の表面に第３の酸化膜７を成長させる６次に、第１図（
ｆ）に示すように、熱拡散によりベース領域Ｂ内にｎ形
のエミッタ領域８を形成する。
次に、ホトリソグラフィ技術により、開孔部４ｅ及びそ
の周縁の第２の酸化膜２．を残すように選択的に異方性
エツチングをして、エミッタ電極Ｔεを形成する。
の周縁の第２の酸化膜２．を残すように選択的に異方性
エツチングをして、エミッタ電極Ｔεを形成する。
次に、第１図（ｇ＞に示すように、エミッタ電極Ｔ１１
：と側壁窒化！５．をマスクとして第２の酸化膜２．に
ベースコンタクト部９に対応する開孔部４ｂを形成する
。
：と側壁窒化！５．をマスクとして第２の酸化膜２．に
ベースコンタクト部９に対応する開孔部４ｂを形成する
。
最後に、第１図（ｈ）に示すように、金属層をベースコ
ンタクト部９及びエミッタ電極ＴＥの上にスミ極Ｔｂ及
びエミッタ上部電極下りを形成する。
ンタクト部９及びエミッタ電極ＴＥの上にスミ極Ｔｂ及
びエミッタ上部電極下りを形成する。
上述の実施例では、ドープト多結晶シリコン層６ａを多
結晶シリコン層６に砒素イオン注入をした後、熱処理し
て得ているが、多結晶シリコン層６の形成過程で不純物
を注入する方法でもよい。。
結晶シリコン層６に砒素イオン注入をした後、熱処理し
て得ているが、多結晶シリコン層６の形成過程で不純物
を注入する方法でもよい。。
以上説明したように本発明の半導体装置の′！Ａ遣方法
は、エミッタ領域の形状は厚膜の酸化膜をホトリソグラ
フィ技術にてエツチングする方法で決定されるので、超
微細で精度よいエミッタ寸法も側壁窒化膜厚を選択する
ことにより可能となり、やた、ドープト多結晶シリコン
層はイオン注入法で形成できるため濃度は均一となる、
さらにエミッタ電極部は側壁窒化膜でベースを電極と絶
縁されているので、エミッタ電極の丁字形断面形状は均
一であり、電極及びそれに起因する特性の良好な半導体
装置の製造方法が得られる効果がある。
は、エミッタ領域の形状は厚膜の酸化膜をホトリソグラ
フィ技術にてエツチングする方法で決定されるので、超
微細で精度よいエミッタ寸法も側壁窒化膜厚を選択する
ことにより可能となり、やた、ドープト多結晶シリコン
層はイオン注入法で形成できるため濃度は均一となる、
さらにエミッタ電極部は側壁窒化膜でベースを電極と絶
縁されているので、エミッタ電極の丁字形断面形状は均
一であり、電極及びそれに起因する特性の良好な半導体
装置の製造方法が得られる効果がある。
第１図（ａ）〜（ｈ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｅ）は従来の半導体装置の製造方法の一例を説明
するための工程順に示した半導体チップの断面図である
。 １・・・ｎ形エピタキシャル層、２，２８・・・第１の
酸化膜、４ａ、４ｂ 、４ｅ・・・開孔部、５・・・窒
化膜、５３・・・側壁酸化膜、６，６．・・・多結晶シ
リコン層、７・・・第３の酸化膜、９・・・ベースコン
タクト部、Ｔε・・・エミッタ電極。
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｅ）は従来の半導体装置の製造方法の一例を説明
するための工程順に示した半導体チップの断面図である
。 １・・・ｎ形エピタキシャル層、２，２８・・・第１の
酸化膜、４ａ、４ｂ 、４ｅ・・・開孔部、５・・・窒
化膜、５３・・・側壁酸化膜、６，６．・・・多結晶シ
リコン層、７・・・第３の酸化膜、９・・・ベースコン
タクト部、Ｔε・・・エミッタ電極。
Claims (1)
- 【特許請求の範囲】 （Ａ）素子形成領域を有する半導体基板の一主面上に第
１の絶縁膜を形成し、該第１の絶 縁膜にホトリソグラフィ技術により選択的 に開孔部を形成する工程、 （Ｂ）前記第１の絶縁膜及び前記開孔部の側壁部を含む
全表面に第２の絶縁膜を形成する 工程、 （Ｃ）異方性エッチングにより前記開孔部の前記側壁部
の表面にのみに、前記第２の絶縁 膜の側壁絶縁膜を形成する工程、 （Ｄ）前記開孔部内と前記第１の絶縁膜と前記側壁絶縁
膜上に多結晶シリコン層を堆積す る工程、 （Ｅ）前記多結晶シリコン層の表面に第３の絶縁膜を形
成し、ホトリソグラフィ技術によ り前記開孔部とその周縁部を覆う断面Ｔ字 形の電極を選択的に形成する工程、 （Ｆ）ホトリソグラフィ技術により前記第３の絶縁膜に
コンタクト部に対応しかつ前記側 壁絶縁膜を側壁部とした開孔部を形成する 工程、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62278916A JPH01120062A (ja) | 1987-11-02 | 1987-11-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62278916A JPH01120062A (ja) | 1987-11-02 | 1987-11-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01120062A true JPH01120062A (ja) | 1989-05-12 |
Family
ID=17603875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62278916A Pending JPH01120062A (ja) | 1987-11-02 | 1987-11-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01120062A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5595924A (en) * | 1994-05-25 | 1997-01-21 | Sandisk Corporation | Technique of forming over an irregular surface a polysilicon layer with a smooth surface |
-
1987
- 1987-11-02 JP JP62278916A patent/JPH01120062A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5595924A (en) * | 1994-05-25 | 1997-01-21 | Sandisk Corporation | Technique of forming over an irregular surface a polysilicon layer with a smooth surface |
| US5747359A (en) * | 1994-05-25 | 1998-05-05 | Sandisk Corporation | Method of patterning polysilicon layers on substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02291136A (ja) | バイポーラ・トランジスタ及びその製造方法 | |
| JPH11111981A (ja) | 半導体デバイス及びその製造方法 | |
| JPS63193562A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPS6318346B2 (ja) | ||
| JPH0340938B2 (ja) | ||
| JPH0371772B2 (ja) | ||
| JPH01120062A (ja) | 半導体装置の製造方法 | |
| JP3002964B2 (ja) | バイポーラ半導体装置の製造方法 | |
| US20020014650A1 (en) | High frequency transistor device | |
| US6222249B1 (en) | Semiconductor device | |
| JPS5856436A (ja) | 半導体装置の製造方法 | |
| JP3317289B2 (ja) | 半導体装置の製造方法 | |
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| JP3013438B2 (ja) | 半導体集積回路装置 | |
| JPS5910274A (ja) | Ｍｉｓ型半導体装置 | |
| JPS5846647A (ja) | 半導体装置の製造方法 | |
| JPH06196707A (ja) | 縦型絶縁ゲート型トランジスタの製法 | |
| JPS6088468A (ja) | 半導体集積装置の製造方法 | |
| JPS6295871A (ja) | 半導体装置の製造方法 | |
| JPS625657A (ja) | 半導体集積回路装置 | |
| JPH0613393A (ja) | 半導体装置の製造方法 | |
| JPS61184872A (ja) | 半導体装置の製造方法 | |
| JPS61168261A (ja) | 半導体装置の製法 | |
| JPS6179254A (ja) | 半導体装置 |