JPH0613393A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0613393A JPH0613393A JP4170545A JP17054592A JPH0613393A JP H0613393 A JPH0613393 A JP H0613393A JP 4170545 A JP4170545 A JP 4170545A JP 17054592 A JP17054592 A JP 17054592A JP H0613393 A JPH0613393 A JP H0613393A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- base region
- region
- oxide film
- inner base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 エミッタ・べースセルフアラインの構造をな
しかつ、内部べース領域とエミッタ領域を浅く形成する
ことによりバイポーラトランジスタの高速化を実現する
半導体装置の製造方法を提供する。 【構成】 内部べース領域を形成すべき領域上にポリシ
リコンを選択的に厚く残存させた状態で、一回のイオン
注入を行うことにより十分なオーミックコンタクトがと
れる濃度となる外部べース領域を形成し、一方内部べー
ス領域はポリシリコンからの熱拡散によって浅いべース
・エミッタ領域を形成する。
しかつ、内部べース領域とエミッタ領域を浅く形成する
ことによりバイポーラトランジスタの高速化を実現する
半導体装置の製造方法を提供する。 【構成】 内部べース領域を形成すべき領域上にポリシ
リコンを選択的に厚く残存させた状態で、一回のイオン
注入を行うことにより十分なオーミックコンタクトがと
れる濃度となる外部べース領域を形成し、一方内部べー
ス領域はポリシリコンからの熱拡散によって浅いべース
・エミッタ領域を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、更に詳しくは、バイポーラトランジスタの製造方
法に関する。
関し、更に詳しくは、バイポーラトランジスタの製造方
法に関する。
【０００２】
【従来の技術】図３は従来の製造方法の手順を示す模式
断面図である。まず、シリコン基板１０上に自己整合的
に分離酸化膜１２を形成して活性領域上のシリコンを露
出させ、その露出したシリコン基板１０および分離酸化
膜１２上にポリシリコン１３を堆積する。その後、Ｐ+
イオンを全面に注入する〔図３（ａ）〕。 次に、ポリ
シリコン１３上にＮＳＧ１４を堆積した後、フォトリソ
工程により、内部べース領域１５上のＮＳＧ１４および
ポリシリコン１３を除去する。その後、熱処理を行うこ
とにより、Ｐ+ 拡散層である外部べース領域１６を形成
する〔図３（ｂ）〕。
断面図である。まず、シリコン基板１０上に自己整合的
に分離酸化膜１２を形成して活性領域上のシリコンを露
出させ、その露出したシリコン基板１０および分離酸化
膜１２上にポリシリコン１３を堆積する。その後、Ｐ+
イオンを全面に注入する〔図３（ａ）〕。 次に、ポリ
シリコン１３上にＮＳＧ１４を堆積した後、フォトリソ
工程により、内部べース領域１５上のＮＳＧ１４および
ポリシリコン１３を除去する。その後、熱処理を行うこ
とにより、Ｐ+ 拡散層である外部べース領域１６を形成
する〔図３（ｂ）〕。
【０００３】次いで、Ｐ- イオンを全面に注入すること
により、内部べース領域１５が形成される〔図３
（ｃ）〕。次に、周知の方法で、内部べース領域１５上
にサイドウォール１７を形成する〔図３（ｄ）〕。
により、内部べース領域１５が形成される〔図３
（ｃ）〕。次に、周知の方法で、内部べース領域１５上
にサイドウォール１７を形成する〔図３（ｄ）〕。
【０００４】そして、全面にポリシリコンを堆積し、75
Ａｓ+ 等のＮ+ イオンの注入を行った後、フォト・エッ
チ工程でエミッタ領域１９を形成するためのエミッタポ
リシリコン１８を形成する。その後、熱拡散によりエミ
ッタ領域１９を形成する〔図３（ｅ）〕。
Ａｓ+ 等のＮ+ イオンの注入を行った後、フォト・エッ
チ工程でエミッタ領域１９を形成するためのエミッタポ
リシリコン１８を形成する。その後、熱拡散によりエミ
ッタ領域１９を形成する〔図３（ｅ）〕。
【０００５】このように、従来ではバイポーラトランジ
スタをべース・エミッタセルフアラインで製造する場
合、外部べース領域の形成はシリコンから熱拡散させる
ことにより、また、内部べース領域の形成はポリシリコ
ンに直接Ｎ+ イオンを注入することにより行っていた。
スタをべース・エミッタセルフアラインで製造する場
合、外部べース領域の形成はシリコンから熱拡散させる
ことにより、また、内部べース領域の形成はポリシリコ
ンに直接Ｎ+ イオンを注入することにより行っていた。
【０００６】
【発明が解決しようとする課題】ところで、上述した従
来の方法では、内部べース領域および外部べース領域の
形成には、各々の工程でイオン注入が必要であり、内部
べース領域はシリコンに直接イオン注入するために拡散
の深さが深くなってしまい、高速化を図れないという問
題があった。
来の方法では、内部べース領域および外部べース領域の
形成には、各々の工程でイオン注入が必要であり、内部
べース領域はシリコンに直接イオン注入するために拡散
の深さが深くなってしまい、高速化を図れないという問
題があった。
【０００７】本発明は上記の問題点を解決するためにな
されたものであり、エミッタ・べースセルフアラインの
構造をなしかつ、内部べース領域とエミッタ領域を浅く
形成することによりバイポーラトランジスタの高速化を
実現する半導体装置の製造方法を提供することを目的と
する。
されたものであり、エミッタ・べースセルフアラインの
構造をなしかつ、内部べース領域とエミッタ領域を浅く
形成することによりバイポーラトランジスタの高速化を
実現する半導体装置の製造方法を提供することを目的と
する。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置の製造方法は、基板表面層の
所定の活性領域内に、内部べース領域とその周囲の外部
べース領域が形成された構造の半導体装置を製造する方
法において、基板上に自己整合的に分離酸化膜を形成
し、上記活性領域上のシリコンを露出させ、その後、基
板全面にポリシリコンを堆積した後、そのポリシリコン
表面を酸化し、その後、上記内部べース領域を形成すべ
き領域上を除くポリシリコンを、基板表面から上記分離
酸化膜およびその分離酸化膜上のポリシリコンの合計の
厚みが、上記内部べース領域を形成すべき領域上のポリ
シリコンおよびそのポリシリコン表面の酸化膜の合計の
厚みより小さくなるように除去した後、イオン注入およ
びアニールを順に行うことにより、所定の濃度および深
さの外部べース領域および内部べース領域を形成し、そ
の後、平坦化のための絶縁膜を全面に堆積し、その絶縁
膜を上記内部べース領域上のポリシリコンが露出するま
でエッチバックを行った後、上記内部べース領域上のポ
リシリコンを除去することによって溝を形成し、その
後、その溝内の側壁にサイドウォールを形成した後、上
記内部べース領域内にエミッタ領域を形成することによ
って特徴付けられる。
めに、本発明の半導体装置の製造方法は、基板表面層の
所定の活性領域内に、内部べース領域とその周囲の外部
べース領域が形成された構造の半導体装置を製造する方
法において、基板上に自己整合的に分離酸化膜を形成
し、上記活性領域上のシリコンを露出させ、その後、基
板全面にポリシリコンを堆積した後、そのポリシリコン
表面を酸化し、その後、上記内部べース領域を形成すべ
き領域上を除くポリシリコンを、基板表面から上記分離
酸化膜およびその分離酸化膜上のポリシリコンの合計の
厚みが、上記内部べース領域を形成すべき領域上のポリ
シリコンおよびそのポリシリコン表面の酸化膜の合計の
厚みより小さくなるように除去した後、イオン注入およ
びアニールを順に行うことにより、所定の濃度および深
さの外部べース領域および内部べース領域を形成し、そ
の後、平坦化のための絶縁膜を全面に堆積し、その絶縁
膜を上記内部べース領域上のポリシリコンが露出するま
でエッチバックを行った後、上記内部べース領域上のポ
リシリコンを除去することによって溝を形成し、その
後、その溝内の側壁にサイドウォールを形成した後、上
記内部べース領域内にエミッタ領域を形成することによ
って特徴付けられる。
【０００９】
【作用】内部べース領域を形成すべき領域上にポリシリ
コンを選択的に厚く残存させた状態で、イオン注入を行
うことにより、セルフアライン構造の内部べースおよび
外部べースが形成される。また、内部べースはポリシリ
コンからの浅い拡散で形成される。
コンを選択的に厚く残存させた状態で、イオン注入を行
うことにより、セルフアライン構造の内部べースおよび
外部べースが形成される。また、内部べースはポリシリ
コンからの浅い拡散で形成される。
【００１０】
【実施例】図１および図２は本発明実施例の手順を示す
図である。以下、図面を参照しつつ本発明実施例を説明
する。
図である。以下、図面を参照しつつ本発明実施例を説明
する。
【００１１】まず、シリコン基板１上に周知の技術で自
己整合的に分離酸化膜を形成して活性領域上のシリコン
を露出させる。ここでは酸化膜分離を例にするが、トレ
ンチ分離等、他の方法でもかまわない。その後、その露
出したシリコン基板１および分離酸化膜２上にポリシリ
コン３を堆積する。その後、そのポリシリコン３表面を
酸化することにより、酸化膜４を形成する。酸化膜４の
膜厚は、後工程のＰ+のイオン注入条件により適宜決め
られる〔図１（ａ）〕。
己整合的に分離酸化膜を形成して活性領域上のシリコン
を露出させる。ここでは酸化膜分離を例にするが、トレ
ンチ分離等、他の方法でもかまわない。その後、その露
出したシリコン基板１および分離酸化膜２上にポリシリ
コン３を堆積する。その後、そのポリシリコン３表面を
酸化することにより、酸化膜４を形成する。酸化膜４の
膜厚は、後工程のＰ+のイオン注入条件により適宜決め
られる〔図１（ａ）〕。
【００１２】次に、フォトリソ工程により、内部べース
領域８を除く酸化膜４およびポリシリコン３を、ポリシ
リコン３を所定厚み残存するようにエッチング除去す
る。このとき、分離酸化膜２のシリコン基板表面からの
膜厚と残存させたポリシリコン３の膜厚との和Ｂよりも
内部べース領域上のポリシリコン３の膜厚Ａの方が高く
なるように分離酸化膜２の膜厚、ポリシリコン３の膜厚
およびエッチング後の残存膜厚等を調節する〔図１
（ｂ）〕。
領域８を除く酸化膜４およびポリシリコン３を、ポリシ
リコン３を所定厚み残存するようにエッチング除去す
る。このとき、分離酸化膜２のシリコン基板表面からの
膜厚と残存させたポリシリコン３の膜厚との和Ｂよりも
内部べース領域上のポリシリコン３の膜厚Ａの方が高く
なるように分離酸化膜２の膜厚、ポリシリコン３の膜厚
およびエッチング後の残存膜厚等を調節する〔図１
（ｂ）〕。
【００１３】次いで、11Ｂ+ 等のＰ+ イオンを注入し、
アニールを行う。この工程は、外部べース領域９と内部
べース領域８のポリシリコンの膜厚差、すなわち、外部
べース領域９上のポリシリコン３の膜厚は、内部べース
領域８上のポリシリコン３の膜厚に比べ小さいことを利
用して行われるので、外部べース領域９は十分なオーミ
ックコンタクトをとることができる濃度になる。一方、
内部べース領域８はポリシリコン３からの拡散により、
必要に応じて浅いべース拡散層の内部べース領域８を形
成するように、注入条件、アニール条件を調整して形成
される。また、この内部べース領域８の濃度、深さはポ
リシリコン３の表面の酸化膜４の膜厚を調整することに
よっても制御可能である〔図１（ｃ）〕。
アニールを行う。この工程は、外部べース領域９と内部
べース領域８のポリシリコンの膜厚差、すなわち、外部
べース領域９上のポリシリコン３の膜厚は、内部べース
領域８上のポリシリコン３の膜厚に比べ小さいことを利
用して行われるので、外部べース領域９は十分なオーミ
ックコンタクトをとることができる濃度になる。一方、
内部べース領域８はポリシリコン３からの拡散により、
必要に応じて浅いべース拡散層の内部べース領域８を形
成するように、注入条件、アニール条件を調整して形成
される。また、この内部べース領域８の濃度、深さはポ
リシリコン３の表面の酸化膜４の膜厚を調整することに
よっても制御可能である〔図１（ｃ）〕。
【００１４】次に、例えばＳＯＧ等の平坦化に優れた絶
縁膜５を全面に堆積した後、内部べース領域８上のポリ
シリコン３が露出するまでエッチバックを行う〔図２
（ａ）〕。
縁膜５を全面に堆積した後、内部べース領域８上のポリ
シリコン３が露出するまでエッチバックを行う〔図２
（ａ）〕。
【００１５】その後、絶縁膜５との選択比が十分とれる
条件下で内部べース領域８上のポリシリコン３をエッチ
ング除去する〔図２（ｂ）〕。次いで、ＨＴＯ等の絶縁
膜を堆積した後、エッチバックしてサイドウォール６を
形成する。その後、全面にポリシリコンを堆積し、75Ａ
ｓ+ 等のＮ+ イオンの注入を行った後、フォト・エッチ
工程でエミッタ領域８１を形成するためのエミッタポリ
シリコン７を堆積する。その後、そのエミッタポリシリ
コン７からの熱拡散によりエミッタ領域８１を形成する
〔図２（ｃ）〕。
条件下で内部べース領域８上のポリシリコン３をエッチ
ング除去する〔図２（ｂ）〕。次いで、ＨＴＯ等の絶縁
膜を堆積した後、エッチバックしてサイドウォール６を
形成する。その後、全面にポリシリコンを堆積し、75Ａ
ｓ+ 等のＮ+ イオンの注入を行った後、フォト・エッチ
工程でエミッタ領域８１を形成するためのエミッタポリ
シリコン７を堆積する。その後、そのエミッタポリシリ
コン７からの熱拡散によりエミッタ領域８１を形成する
〔図２（ｃ）〕。
【００１６】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、内部べース領域を形成すべき領
域上にポリシリコンを選択的に厚く残存させた状態で、
一回のイオン注入を行うことにより十分なオーミックコ
ンタクトがとれる濃度となる外部べース領域を形成し、
一方内部べース領域はポリシリコンからの熱拡散によっ
て浅いべース・エミッタ領域を形成するよう構成したか
ら、得られる半導体装置は高速化でき、特性の良いデバ
イスが実現できる。しかも、一回のイオン注入工程によ
り、セルフアライン構造に形成できるので、工程は簡略
化され、コストも低減できる。
置の製造方法によれば、内部べース領域を形成すべき領
域上にポリシリコンを選択的に厚く残存させた状態で、
一回のイオン注入を行うことにより十分なオーミックコ
ンタクトがとれる濃度となる外部べース領域を形成し、
一方内部べース領域はポリシリコンからの熱拡散によっ
て浅いべース・エミッタ領域を形成するよう構成したか
ら、得られる半導体装置は高速化でき、特性の良いデバ
イスが実現できる。しかも、一回のイオン注入工程によ
り、セルフアライン構造に形成できるので、工程は簡略
化され、コストも低減できる。
【図１】本発明実施例の工程を説明する模式断面図
【図２】本発明実施例の工程を説明する模式断面図
【図３】従来例の工程を説明する模式断面図
１・・・・基板 ２・・・・分離酸化膜 ３，７・・・・ポリシリコン ４・・・・酸化膜 ５・・・・絶縁膜 ６・・・・サイドウォール ８・・・・内部べース領域 ８１・・・・エミッタ領域 ９・・・・外部べース領域
Claims (1)
- 【請求項１】 基板表面層の所定の活性領域内に、内部
べース領域とその周囲の外部べース領域が形成された構
造の半導体装置を製造する方法において、基板上に自己
整合的に分離酸化膜を形成し、上記活性領域上のシリコ
ンを露出させ、その後、基板全面にポリシリコンを堆積
した後、そのポリシリコン表面を酸化し、その後、上記
内部べース領域を形成すべき領域上を除くポリシリコン
を、基板表面から上記分離酸化膜およびその分離酸化膜
上のポリシリコンの合計の厚みが、上記内部べース領域
を形成すべき領域上のポリシリコンおよびそのポリシリ
コン表面の酸化膜の合計の厚みより小さくなるように除
去した後、イオン注入およびアニールを順に行うことに
より、所定の濃度および深さの外部べース領域および内
部べース領域を形成し、その後、平坦化のための絶縁膜
を全面に堆積し、その絶縁膜を上記内部べース領域上の
ポリシリコンが露出するまでエッチバックを行った後、
上記内部べース領域上のポリシリコンを除去することに
よって溝を形成し、その後、その溝内の側壁にサイドウ
ォールを形成した後、上記内部べース領域内にエミッタ
領域を形成することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4170545A JP2883242B2 (ja) | 1992-06-29 | 1992-06-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4170545A JP2883242B2 (ja) | 1992-06-29 | 1992-06-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0613393A true JPH0613393A (ja) | 1994-01-21 |
| JP2883242B2 JP2883242B2 (ja) | 1999-04-19 |
Family
ID=15906876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4170545A Expired - Fee Related JP2883242B2 (ja) | 1992-06-29 | 1992-06-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2883242B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109037061A (zh) * | 2018-07-26 | 2018-12-18 | 深圳市南硕明泰科技有限公司 | 一种晶体管及其制作方法 |
-
1992
- 1992-06-29 JP JP4170545A patent/JP2883242B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109037061A (zh) * | 2018-07-26 | 2018-12-18 | 深圳市南硕明泰科技有限公司 | 一种晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2883242B2 (ja) | 1999-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839305A (en) | Method of making single polysilicon self-aligned transistor | |
| JP3157357B2 (ja) | 半導体装置 | |
| JP2003510842A (ja) | トレンチゲート半導体デバイスの製造方法 | |
| JPH0669431A (ja) | Ｓｏｉ基板上にバイポーラトランジスタとｃｍｏｓトランジスタを製造する方法及びそれらのトランジスタ | |
| JP2501806B2 (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
| JPS6318346B2 (ja) | ||
| JPH06342804A (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| JPH07130834A (ja) | 半導体装置およびその製造方法 | |
| JP3002964B2 (ja) | バイポーラ半導体装置の製造方法 | |
| JPH0613393A (ja) | 半導体装置の製造方法 | |
| JP3134830B2 (ja) | 半導体装置の製造方法 | |
| JPH06216140A (ja) | 狭ベース効果を除去するためのトランジスタプロセス | |
| JPH1174513A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JP2002118262A (ja) | 半導体装置及びその製造方法 | |
| JPS6140145B2 (ja) | ||
| JPH03272144A (ja) | 半導体装置およびその製造方法 | |
| JP3142303B2 (ja) | 高速バイポーラトランジスタの製造方法 | |
| JP3109579B2 (ja) | 半導体装置の製造方法 | |
| JPS63240068A (ja) | 半導体装置の製造方法 | |
| JPH10256266A (ja) | 半導体集積回路装置 | |
| JPH04297037A (ja) | 半導体装置およびその製造方法 | |
| JPH07120670B2 (ja) | 半導体装置の製造方法 | |
| JPH06314696A (ja) | 半導体装置およびその製造方法 | |
| JPH04298045A (ja) | 半導体装置の製造方法 | |
| JPH10335343A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090205 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |