JPH01120645A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH01120645A JPH01120645A JP62279751A JP27975187A JPH01120645A JP H01120645 A JPH01120645 A JP H01120645A JP 62279751 A JP62279751 A JP 62279751A JP 27975187 A JP27975187 A JP 27975187A JP H01120645 A JPH01120645 A JP H01120645A
- Authority
- JP
- Japan
- Prior art keywords
- control program
- history display
- usage history
- instruction
- special
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 7
- 230000000717 retained effect Effects 0.000 claims 1
- 238000012360 testing method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 11
- 241000894006 Bacteria Species 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複雑なハードウェア／ファームウェア制御を
処理するために基本ソフトウェア命令およびハードウェ
ア制御用特殊命令により作り上げた特殊制御プログラム
をハードウェア制御領域に格納して、ハードウェア／フ
ァームウェアのみに使用させる情報処理装置に関する。
処理するために基本ソフトウェア命令およびハードウェ
ア制御用特殊命令により作り上げた特殊制御プログラム
をハードウェア制御領域に格納して、ハードウェア／フ
ァームウェアのみに使用させる情報処理装置に関する。
゛〔従来の技術〕
従来、この種の情報処理装置には、特殊制御プログラム
の試験に関して、各ステップが試験されたかどうかを確
認する方法は設けられていなかった。
の試験に関して、各ステップが試験されたかどうかを確
認する方法は設けられていなかった。
従来の上述した情報処理装置には、特殊制御プログラム
の各ステップの試験がなされたかどうかを確認する方法
がなかったので、新装置の評価時に全てのステップが試
験されていなくても確認できず、フィールドに出荷され
て後に、特殊な条件が発生して、試験されていないステ
ップが実行されると、設計ミスが判明し、システムがダ
ウンするという欠点がある。
の各ステップの試験がなされたかどうかを確認する方法
がなかったので、新装置の評価時に全てのステップが試
験されていなくても確認できず、フィールドに出荷され
て後に、特殊な条件が発生して、試験されていないステ
ップが実行されると、設計ミスが判明し、システムがダ
ウンするという欠点がある。
本発明の情報処理装置は、
ハードウェア領域に格納された特殊制御プログラムの各
ステップが試験されているかどうかを確認するために情
報処理装置の内部あるいは外部に該当特殊制御プログラ
ムの全ステップに対応する使用履歴表示ビットを保持す
る使用履歴表示記憶装置と、 前記使用履歴表示記憶装置を初期設定する手段と、 前記特殊制御プログラムの１ステップが実行される毎に
実行されたステップに対応する前記使用履歴表示ピット
をセットする手段と、 前記使用履歴表示記憶装置の内容を読出し、表示あるい
はプリントアウトする手段を有している。
ステップが試験されているかどうかを確認するために情
報処理装置の内部あるいは外部に該当特殊制御プログラ
ムの全ステップに対応する使用履歴表示ビットを保持す
る使用履歴表示記憶装置と、 前記使用履歴表示記憶装置を初期設定する手段と、 前記特殊制御プログラムの１ステップが実行される毎に
実行されたステップに対応する前記使用履歴表示ピット
をセットする手段と、 前記使用履歴表示記憶装置の内容を読出し、表示あるい
はプリントアウトする手段を有している。
特殊制御プログラムのステップ毎の使用履歴を取ること
により、特殊１１１ｔｌｌプログラムのテストされてい
ないステップを知ることができる。
により、特殊１１１ｔｌｌプログラムのテストされてい
ないステップを知ることができる。
次に、本発明の実施例について図面を参照して説明する
。
。
第２図は本発明の情報処理装置の一実施例の構成図であ
る。
る。
本実施例の情報処理装置は、ＣＰＵ１２１゜１２２と主
記憶装Ｗ１１０とシステム制御２Ｉｌ装置１１とチャネ
ル制御装置１１３１．１３２とサービスプロセッサ１４
とデイスプレィ１５とキーボード１６とラインプリンタ
１７で構成されている。
記憶装Ｗ１１０とシステム制御２Ｉｌ装置１１とチャネ
ル制御装置１１３１．１３２とサービスプロセッサ１４
とデイスプレィ１５とキーボード１６とラインプリンタ
１７で構成されている。
第１図は第２図の情報処理装置のＣＰＵ１２１゜１２２
内の使用履歴表示記憶装置の回路図である。
内の使用履歴表示記憶装置の回路図である。
この使用Ｉｌｌ歴表示記憶装置は、使用履歴表示記憶素
子１と、使用履歴表示記憶素子１のクリア用および読出
し用カウンタ３と、クリア開始信号１００あるい、は読
出し開始信号１０１を入力してカウンタ３のクリア端子
ＣＬＨに出力するオアゲート８と、クリア中のカウント
アツプ信＠１０２または読出し中のカウントアツプ信号
１０３を入力してカウンタ３のカウントアツプ端子ＣＵ
に出力するオアゲート９と、クリア中信号１０５または
読出し中信号１０６を入力するオアゲート７と、オアゲ
ート７よりクリア中信号１０５が出力されるとカウンタ
３の出力（０ビツトから１４ビツト）を選択し、オアゲ
ート７より読出し中信号１０６が出力されると命令カウ
ンタ（不図示）の出力（１ビツトから１５ピツト）を選
択するセレクタ２と、クリア中信号１０５を反転し、使
用履歴表示記憶素子１のデータ入力端子りに出力するイ
ンバータ４と、命令カウンタ更新信号１０７と特殊制御
プログラム実行モードを示すＳＰモード信号１０８の反
転論理積をとるナントゲート６と、インバータ４の出力
とナントゲート６の出力の論理積をとり使用履歴表示記
憶素子１のＥＯ端子に出力するアンドゲート５とクリア
中フリップフロップ（不図示）で構成されている。
子１と、使用履歴表示記憶素子１のクリア用および読出
し用カウンタ３と、クリア開始信号１００あるい、は読
出し開始信号１０１を入力してカウンタ３のクリア端子
ＣＬＨに出力するオアゲート８と、クリア中のカウント
アツプ信＠１０２または読出し中のカウントアツプ信号
１０３を入力してカウンタ３のカウントアツプ端子ＣＵ
に出力するオアゲート９と、クリア中信号１０５または
読出し中信号１０６を入力するオアゲート７と、オアゲ
ート７よりクリア中信号１０５が出力されるとカウンタ
３の出力（０ビツトから１４ビツト）を選択し、オアゲ
ート７より読出し中信号１０６が出力されると命令カウ
ンタ（不図示）の出力（１ビツトから１５ピツト）を選
択するセレクタ２と、クリア中信号１０５を反転し、使
用履歴表示記憶素子１のデータ入力端子りに出力するイ
ンバータ４と、命令カウンタ更新信号１０７と特殊制御
プログラム実行モードを示すＳＰモード信号１０８の反
転論理積をとるナントゲート６と、インバータ４の出力
とナントゲート６の出力の論理積をとり使用履歴表示記
憶素子１のＥＯ端子に出力するアンドゲート５とクリア
中フリップフロップ（不図示）で構成されている。
第３図はＣＰＵ１２１．１２２のブロック図である。Ｃ
ＰＵ１２１．１２２は主記憶アクセス制御部３０と演算
制御部３１と先取りυ制御部３２とマイクロプログラム
ＬＭ１１１部３３とから構成されている。
ＰＵ１２１．１２２は主記憶アクセス制御部３０と演算
制御部３１と先取りυ制御部３２とマイクロプログラム
ＬＭ１１１部３３とから構成されている。
第４図は、ＭＥＭｌｏのハードウェア制御領域に格納さ
れている特殊制御プログラムの格納位置を説明するため
の図である。０番地からシステム制御情報、４００番地
から特殊制御プログラムと障害情報が格納されている。
れている特殊制御プログラムの格納位置を説明するため
の図である。０番地からシステム制御情報、４００番地
から特殊制御プログラムと障害情報が格納されている。
そしてＢＡＲ値（ＢＡＲ：境界アドレスレジスタ）＋Ｏ
番地からはハードウェア／ソフトウェアインタフェース
領域とソフトウェア領域となっている。
番地からはハードウェア／ソフトウェアインタフェース
領域とソフトウェア領域となっている。
第５図は特殊υ制御プログラムのレイアウト図である。
先頭からディスパッチャポインタ、イベント処理ポイン
タ ＊＊＋、ディスパッチャプログラム。
タ ＊＊＋、ディスパッチャプログラム。
イベント処理プログラム・・・となっている。
次に、本実施例の情報処理装置の動作についてＣＰＵ１
２１でソフトウェアプログラムを実行する過程において
、ソフトウェアプログラムの実行単位であるプロセスの
切換えを第４図で示されている特殊制御プログラムで実
行する場合の動作を取り上げて説明する。
２１でソフトウェアプログラムを実行する過程において
、ソフトウェアプログラムの実行単位であるプロセスの
切換えを第４図で示されている特殊制御プログラムで実
行する場合の動作を取り上げて説明する。
本使用履歴表示記憶装置を動作させる前に、サービスプ
ロセッサ１４を使用して、本記憶装置をクリアしておく
必要がある。サービスプロセッサ１４から本記憶装置の
クリアをＣＰＵ１２２に指示すると、クリア中フリップ
フロップがセットされ、クリア開始信号１００が“１”
となって、ゲート８を通してカウンタ３をクリアする。
ロセッサ１４を使用して、本記憶装置をクリアしておく
必要がある。サービスプロセッサ１４から本記憶装置の
クリアをＣＰＵ１２２に指示すると、クリア中フリップ
フロップがセットされ、クリア開始信号１００が“１”
となって、ゲート８を通してカウンタ３をクリアする。
この後、ゲート５の出力は“Ｏｎとなり、使用履歴表示
記憶素子１が書込み可能状態となって、ライトイネーブ
ルパルスが出力されると、インバータ４の出力゛０′′
が書込まれ、クリア中のカウントアツプ信号１０２が“
１″となってカウンタ３が＋１される。このようにして
、使用履歴表示記憶素子１の全ビットがリセットされる
と信号１０４が出力されて、クリア中フリップフロップ
をリセットする。
記憶素子１が書込み可能状態となって、ライトイネーブ
ルパルスが出力されると、インバータ４の出力゛０′′
が書込まれ、クリア中のカウントアツプ信号１０２が“
１″となってカウンタ３が＋１される。このようにして
、使用履歴表示記憶素子１の全ビットがリセットされる
と信号１０４が出力されて、クリア中フリップフロップ
をリセットする。
先ず、プロセス切換処理が開始されると特殊制御プログ
ラム実行モードＳＰモードになり、特殊ｍ１１１１１１
１プログラム用命令カウンタに“０４００″（１６）が
設定すｒｔ、ＣＰＵ１２１（Ｆ）先Ｍｌ リＩＩＩ ｍ
部３２にイニシャルスタートがかかる。プリフェッチ制
御部３２は、ＳＰモードであることを認識して、命令カ
ウンタのアドレスから命令を取出して実行を開始する。
ラム実行モードＳＰモードになり、特殊ｍ１１１１１１
１プログラム用命令カウンタに“０４００″（１６）が
設定すｒｔ、ＣＰＵ１２１（Ｆ）先Ｍｌ リＩＩＩ ｍ
部３２にイニシャルスタートがかかる。プリフェッチ制
御部３２は、ＳＰモードであることを認識して、命令カ
ウンタのアドレスから命令を取出して実行を開始する。
第１命令は、ブランチ命令となっており、ディスパッチ
ャプログラムにジャンプして、ディスパッチング処理が
開始される。使用ａａ表示記憶素子１には、命令カウン
タｔＣが更新される時に、命令カウンタ更新信号１０７
が“１′°となり、ＳＰモード信号１０８が°゛１″で
あるため、ゲート６の出力が“Ｏ”となって使用履歴表
示記憶素子１のＥＯ大入力’Ｏ” （有効）となってラ
イトイネーブルパルスでデータ人力りに“１”が指定さ
れて、命令カウンタの対応するアドレスに“１″が１込
まれる。
ャプログラムにジャンプして、ディスパッチング処理が
開始される。使用ａａ表示記憶素子１には、命令カウン
タｔＣが更新される時に、命令カウンタ更新信号１０７
が“１′°となり、ＳＰモード信号１０８が°゛１″で
あるため、ゲート６の出力が“Ｏ”となって使用履歴表
示記憶素子１のＥＯ大入力’Ｏ” （有効）となってラ
イトイネーブルパルスでデータ人力りに“１”が指定さ
れて、命令カウンタの対応するアドレスに“１″が１込
まれる。
このようにして、特殊制御プログラムの命令が実行され
る毎に使用履歴表示記憶素子１に、その使用状況が書込
まれる。装置のテストを実施している間中、使用履歴表
示記憶素子１への１込みを続け、テストが終了した侵、
サービスプロセッサ１４から使用履歴表示記憶素子１の
読出し指示をすると、カウンタ３がゲート８の出力によ
りクリアされ、読出し中フリップフロップがセットされ
る。一定周期でサービスプロセッサ１４が読出しデータ
信号１１０の出力を読出し、デイスプレィ１５あるいは
ラインプリンタ１７に出力していく。
る毎に使用履歴表示記憶素子１に、その使用状況が書込
まれる。装置のテストを実施している間中、使用履歴表
示記憶素子１への１込みを続け、テストが終了した侵、
サービスプロセッサ１４から使用履歴表示記憶素子１の
読出し指示をすると、カウンタ３がゲート８の出力によ
りクリアされ、読出し中フリップフロップがセットされ
る。一定周期でサービスプロセッサ１４が読出しデータ
信号１１０の出力を読出し、デイスプレィ１５あるいは
ラインプリンタ１７に出力していく。
このとき、前記周期にあわせて、信号１０３にパルス信
号が出力されて、カウンタ３を＋１していき、使用履歴
表示記憶素子１のデータを順次サービスプロセッサ１４
に送出していく。
号が出力されて、カウンタ３を＋１していき、使用履歴
表示記憶素子１のデータを順次サービスプロセッサ１４
に送出していく。
以上説明したように本発明は、特殊制御プログラムのス
テップ毎の使用履歴を取ることにより、特殊制御プログ
ラムのテストされていないステップを知ることができ、
テストすべき条件を新たに追加あるいは擬似することに
より該プログラムのテストを完璧にできるという効果が
ある。
テップ毎の使用履歴を取ることにより、特殊制御プログ
ラムのテストされていないステップを知ることができ、
テストすべき条件を新たに追加あるいは擬似することに
より該プログラムのテストを完璧にできるという効果が
ある。
第１図は第２図のＣＰＵ１２ｔ １２２の回路図、第２
図は本発明の情報処理装置の一実施例のシステム構成図
、第３図はＣＰＵ１２１，１２２内のブロック図、第４
図は主記憶装置１０内のハードウェア領域、特殊制御プ
ログラムの格納位置を示すレイアウト図、第５図は特殊
Ｉ！１ｌｌｔｌｌプログラムのレイアウト図である。 １・・・使用Ｍ暦表示記憶素子、 ２・・・セレクタ、 ３・・・カウンタ、 ４・・・インバータ、 ５・・・アンドゲート ６・・・ナントゲート、 ７．８．９・・・オアゲート、 １０・・・主記憶装置、 １１・・・システムυ制御装置、 １２１．１２２・・・中央処理装置、 １３１．１３２・・・チャネル制＠装置、１４・・・サ
ービスプロセッサ、 １５・・・デイスプレィ、 １６・・・キーボード、 １７・・・ラインプリンタ、 ３０・・・主記憶アクセス制御部、 ３１・・・演算制御部、 ３２・・・先取り制御部、 ３３・・・マイクロプログラムａｄｌ ８部。 特許出願人 日本電気株式会社 代 理 人 弁理士 内 原 晋 ：ｊＰＪ２図 帛３図 第４図 菌３
図は本発明の情報処理装置の一実施例のシステム構成図
、第３図はＣＰＵ１２１，１２２内のブロック図、第４
図は主記憶装置１０内のハードウェア領域、特殊制御プ
ログラムの格納位置を示すレイアウト図、第５図は特殊
Ｉ！１ｌｌｔｌｌプログラムのレイアウト図である。 １・・・使用Ｍ暦表示記憶素子、 ２・・・セレクタ、 ３・・・カウンタ、 ４・・・インバータ、 ５・・・アンドゲート ６・・・ナントゲート、 ７．８．９・・・オアゲート、 １０・・・主記憶装置、 １１・・・システムυ制御装置、 １２１．１２２・・・中央処理装置、 １３１．１３２・・・チャネル制＠装置、１４・・・サ
ービスプロセッサ、 １５・・・デイスプレィ、 １６・・・キーボード、 １７・・・ラインプリンタ、 ３０・・・主記憶アクセス制御部、 ３１・・・演算制御部、 ３２・・・先取り制御部、 ３３・・・マイクロプログラムａｄｌ ８部。 特許出願人 日本電気株式会社 代 理 人 弁理士 内 原 晋 ：ｊＰＪ２図 帛３図 第４図 菌３
Claims (1)
- 【特許請求の範囲】 複雑なハードウェア／ファームウェア制御を処理するた
めに基本ソフトウェア命令およびハードウェア制御用特
殊命令により作り上げた特殊制御プログラムをハードウ
ェア制御領域に格納して、ハードウェア／ファームウェ
アのみに使用させる情報処理装置において、 該特殊制御プログラムの各ステップが試験されているか
どうかを確認するために情報処理装置の内部あるいは外
部に該当特殊制御プログラムの全ステップ数に対応する
使用履歴表示ビットを保持する使用履歴表示記憶装置と
、 前記使用履歴表示記憶装置を初期設定する手段と、 前記特殊制御プログラムの１ステップが実行される毎に
実行されたステップに対応する前記使用履歴表示ビット
をセットする手段と、 前記使用履歴表示記憶装置の記憶内容を読出し、表示あ
るいはプリントアウトする手段を有することを特徴とす
る情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62279751A JPH01120645A (ja) | 1987-11-04 | 1987-11-04 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62279751A JPH01120645A (ja) | 1987-11-04 | 1987-11-04 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01120645A true JPH01120645A (ja) | 1989-05-12 |
Family
ID=17615398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62279751A Pending JPH01120645A (ja) | 1987-11-04 | 1987-11-04 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01120645A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710846A (en) * | 1980-06-25 | 1982-01-20 | Hitachi Ltd | Information processing equipment |
| JPS5882359A (ja) * | 1981-11-11 | 1983-05-17 | Hitachi Ltd | 自動拡大圧縮方式 |
| JPS58182766A (ja) * | 1982-04-20 | 1983-10-25 | Nec Corp | プログラムトレ−ス装置 |
| JPS6011943A (ja) * | 1983-06-30 | 1985-01-22 | Fujitsu Ltd | テストプログラム検証方式 |
| JPS60144838A (ja) * | 1984-01-05 | 1985-07-31 | Nec Corp | 制御記憶装置 |
-
1987
- 1987-11-04 JP JP62279751A patent/JPH01120645A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710846A (en) * | 1980-06-25 | 1982-01-20 | Hitachi Ltd | Information processing equipment |
| JPS5882359A (ja) * | 1981-11-11 | 1983-05-17 | Hitachi Ltd | 自動拡大圧縮方式 |
| JPS58182766A (ja) * | 1982-04-20 | 1983-10-25 | Nec Corp | プログラムトレ−ス装置 |
| JPS6011943A (ja) * | 1983-06-30 | 1985-01-22 | Fujitsu Ltd | テストプログラム検証方式 |
| JPS60144838A (ja) * | 1984-01-05 | 1985-07-31 | Nec Corp | 制御記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3909802A (en) | Diagnostic maintenance and test apparatus | |
| US4176394A (en) | Apparatus for maintaining a history of the most recently executed instructions in a digital computer | |
| JP2539199B2 (ja) | デジタルプロセッサ制御装置 | |
| US4019033A (en) | Control store checking system and method | |
| US3972029A (en) | Concurrent microprocessing control method and apparatus | |
| US3673573A (en) | Computer with program tracing facility | |
| US3972030A (en) | Peripheral control capable of dynamically executing command sequences | |
| US5018098A (en) | Data transfer controlling apparatus for direct memory access | |
| JPH08129494A (ja) | エミュレーション時のレジスタモニタ方法 | |
| JPH01120645A (ja) | 情報処理装置 | |
| US3942156A (en) | Indirect arithmetic control | |
| JPH01140249A (ja) | 情報処理装置 | |
| US3363236A (en) | Digital computer having linked test operation | |
| JPS60201402A (ja) | プログラマブルコントロ−ラ | |
| JPS62182929A (ja) | マイクロ命令訂正回路 | |
| JP2007058450A (ja) | 半導体集積回路 | |
| SU849218A1 (ru) | Устройство дл отладки программ | |
| EP0231948A2 (en) | Simulation system | |
| JPH01279330A (ja) | エラー処理方式 | |
| JPS6053892B2 (ja) | 処理装置 | |
| JPS6198451A (ja) | 試験装置 | |
| Pick et al. | Multimicroprocessor computer system | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS5984536A (ja) | 集積回路 | |
| JPH01142948A (ja) | マイクロコンピュータのシンボリックデバッガ |