JPS5894253A - 符号誤り検出方式 - Google Patents
符号誤り検出方式Info
- Publication number
- JPS5894253A JPS5894253A JP56192574A JP19257481A JPS5894253A JP S5894253 A JPS5894253 A JP S5894253A JP 56192574 A JP56192574 A JP 56192574A JP 19257481 A JP19257481 A JP 19257481A JP S5894253 A JPS5894253 A JP S5894253A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- code
- circuit
- block
- code error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル通信方式において、Ｎ個の情報ビッ
トを１つのブロックとし、紋ブロックの情報ビｙＶＯＭ
番目のビットの補符号をＭ′番目に挿入する符号形式に
係シ、簡易な符号ｗ４シ検出方式に関する。
トを１つのブロックとし、紋ブロックの情報ビｙＶＯＭ
番目のビットの補符号をＭ′番目に挿入する符号形式に
係シ、簡易な符号ｗ４シ検出方式に関する。
従来からディジタル通信回線の品質は伝送路の符号誤り
を監視して保っている。一般には其の伝送路の両端にあ
る端局中継器の受信装置で符号誤りを監視している。し
かし伝送路の中間にある局設置の中間中継装置で、オン
ラインの状態で監視出来れば通信回線の信頼度向上及び
障害点が、局設置の中間中継装置の前段方向であること
が判り障害点の検出範囲が狭くなシ保守が容易となる。
を監視して保っている。一般には其の伝送路の両端にあ
る端局中継器の受信装置で符号誤りを監視している。し
かし伝送路の中間にある局設置の中間中継装置で、オン
ラインの状態で監視出来れば通信回線の信頼度向上及び
障害点が、局設置の中間中継装置の前段方向であること
が判り障害点の検出範囲が狭くなシ保守が容易となる。
しかし従来のパリティ検出方式で行うと数ブロックで構
成される１フレ一ム分を読み、１の個数が奇数か偶数か
で判断せねばならないので回路規模も大きくなり又消費
電力も大きく尚検出するのに時間がかかる欠点がある。
成される１フレ一ム分を読み、１の個数が奇数か偶数か
で判断せねばならないので回路規模も大きくなり又消費
電力も大きく尚検出するのに時間がかかる欠点がある。
本発明の目的は上記の欠点をなくするために回路規模も
小さく、消費電力も小さく更に検出時間も早い簡易な符
号誤シ検出方式の提供にある。
小さく、消費電力も小さく更に検出時間も早い簡易な符
号誤シ検出方式の提供にある。
本発明は上記の目的を達成するためＫＰＣＭ通信方弐に
シーて、Ｎ個の情報ビットを１つのブロックとし、鋏ブ
ロックの情報ビットのＭ番目のビットの補符号をｙ′香
目に挿入する符号形式において、受信側にで同期をとっ
た後、＃Ｍ１目のビットと該Ｍ′番目のビットの排他的
論理和を取ることにより符号誤りを検出することを特徴
とする符号誤り検出方式を提供する。尚符号誤りは一般
的にランダムに発生するので１ブロツクＮビツトの内２
ビットを１視することでも相当な確率で符号誤りは発見
出来る。
シーて、Ｎ個の情報ビットを１つのブロックとし、鋏ブ
ロックの情報ビットのＭ番目のビットの補符号をｙ′香
目に挿入する符号形式において、受信側にで同期をとっ
た後、＃Ｍ１目のビットと該Ｍ′番目のビットの排他的
論理和を取ることにより符号誤りを検出することを特徴
とする符号誤り検出方式を提供する。尚符号誤りは一般
的にランダムに発生するので１ブロツクＮビツトの内２
ビットを１視することでも相当な確率で符号誤りは発見
出来る。
以下本発明の１実施例につき図に従って説明する。
第１ＷＪはフレーム構成を示し、（Ａ）はｌフレームの
構成、＠）はｌブロックの構成を示す、第２図は本発明
の実施例の符号驕り検出回路のブロック図、第３図は第
２図の各部の波形のタイムチャートを示しＣＡＩＦｉＭ
番目のビットを示し、（Ｂ）はＭ′番目のビットが誤り
である場合を示し、（ＣＩは誤り検出パルスを示す、尚
（Ａ）（Ｂ）（Ｃ）は第２図のａ、ｂ、ｅ点に対応して
いる。
構成、＠）はｌブロックの構成を示す、第２図は本発明
の実施例の符号驕り検出回路のブロック図、第３図は第
２図の各部の波形のタイムチャートを示しＣＡＩＦｉＭ
番目のビットを示し、（Ｂ）はＭ′番目のビットが誤り
である場合を示し、（ＣＩは誤り検出パルスを示す、尚
（Ａ）（Ｂ）（Ｃ）は第２図のａ、ｂ、ｅ点に対応して
いる。
図中ＩＦｉ１ビットシフトレジスタ、２は一１期判定（
ロ）路、３は排他的論理和及び反転回転、４は誤り検出
列７圓路、Ｆはフレームビット、Ｍ＃′ｉＭｔ目のビッ
ト領域、Ｍ′はＭ′番目のビット領域、ＮＦ′ｉＮ番目
のビット領域を示す。
ロ）路、３は排他的論理和及び反転回転、４は誤り検出
列７圓路、Ｆはフレームビット、Ｍ＃′ｉＭｔ目のビッ
ト領域、Ｍ′はＭ′番目のビット領域、ＮＦ′ｉＮ番目
のビット領域を示す。
本発明に使用する符号構成はパルス列の０連続及び１連
続を抑制するために用いるもので、第１図（Ａ）の１フ
レームの中のＮ個の情報ビットを１ブ場合はＯとし、そ
の補符号をＭ′番目のビット領域に予め挿入する符号形
式のものである。即ちＭ番目のビット符号が１ならばＭ
′番目のビット符号は０．Ｍ番目のビット符号が０なら
ばＭ′番目のビット符号はｌとする。ｊｌ近用いられて
いるＭ。
続を抑制するために用いるもので、第１図（Ａ）の１フ
レームの中のＮ個の情報ビットを１ブ場合はＯとし、そ
の補符号をＭ′番目のビット領域に予め挿入する符号形
式のものである。即ちＭ番目のビット符号が１ならばＭ
′番目のビット符号は０．Ｍ番目のビット符号が０なら
ばＭ′番目のビット符号はｌとする。ｊｌ近用いられて
いるＭ。
Ｍ′番目の符号にて同期をとる方式で説明する。
動作としては同期をとる場合第２図において、入力デー
タをｌブロックづつ１ビツトシフトレジスタ１に入力し
Ｍ＠目及びＭ′番目のパルスを取出し、例えば４回とも
規定通りであれば同期判定回路２は一期がとれたと判定
し、若し１回でも規定通シでなければ１ビツトシフトレ
ジスタｌの内容を１ビツトづつシフトして規定のパルス
を探して同期をとる。しかる後誤り検出判定回路４ｉｊ
、第３図中）に示すＩｌ！Ｉシパルスがあれば排他的論
理和及び反転回路３の出力は（Ｑの如く１となるし、又
はＭ番目のビット符号が０であればＭ′番目のビット符
号は正常ならｌであるべきたが何等かの原因で０であれ
ば同じく排他的論理和及び反転回路３の出力は同じく１
となるので、これＫより符号誤りを検出する。尚同期は
ずれは例えば５ブロック共ＭＭ’のパルスが規定通りで
ない場合同期はずれと判定する。この方式によれば符号
１ＩｉＩＤ検出回路はブロック同期回路と大部分を共通
化出来るので回路規模も小さく、消費電力も小さくなる
。又ｌブロック毎に符号誤りを検出するので早期検出が
可能となる。尚同期をとる方法としてはフレーム四則方
式として、同期がとれた後Ｍ番目のビット符号及びＭ′
番目のビット符号を遅延回路等で１町一時間関係として
排他的論理和回路を用いて其の出力で符号誤りを検出す
る方法でも可能である。
タをｌブロックづつ１ビツトシフトレジスタ１に入力し
Ｍ＠目及びＭ′番目のパルスを取出し、例えば４回とも
規定通りであれば同期判定回路２は一期がとれたと判定
し、若し１回でも規定通シでなければ１ビツトシフトレ
ジスタｌの内容を１ビツトづつシフトして規定のパルス
を探して同期をとる。しかる後誤り検出判定回路４ｉｊ
、第３図中）に示すＩｌ！Ｉシパルスがあれば排他的論
理和及び反転回路３の出力は（Ｑの如く１となるし、又
はＭ番目のビット符号が０であればＭ′番目のビット符
号は正常ならｌであるべきたが何等かの原因で０であれ
ば同じく排他的論理和及び反転回路３の出力は同じく１
となるので、これＫより符号誤りを検出する。尚同期は
ずれは例えば５ブロック共ＭＭ’のパルスが規定通りで
ない場合同期はずれと判定する。この方式によれば符号
１ＩｉＩＤ検出回路はブロック同期回路と大部分を共通
化出来るので回路規模も小さく、消費電力も小さくなる
。又ｌブロック毎に符号誤りを検出するので早期検出が
可能となる。尚同期をとる方法としてはフレーム四則方
式として、同期がとれた後Ｍ番目のビット符号及びＭ′
番目のビット符号を遅延回路等で１町一時間関係として
排他的論理和回路を用いて其の出力で符号誤りを検出す
る方法でも可能である。
以上詳細に説明した如く本発明によれば回路規模も小さ
く、消費電力も小さく又杓号幅りを早期に検出出来、局
設置の中間中継装＠Ｖｃ安易に設置出来るので、ディジ
タル通信回線の傷頼度及び保守効率も向上出来る効果が
ある。
く、消費電力も小さく又杓号幅りを早期に検出出来、局
設置の中間中継装＠Ｖｃ安易に設置出来るので、ディジ
タル通信回線の傷頼度及び保守効率も向上出来る効果が
ある。
第１図はフレーム構成図、第２図は本発明の実施例の符
号ＷＡシ検出回路のブロック図、第３図は第２図の場合
の各部の波形のタイムチャートである・ 図中、１は１ビツトシフトレジスタ、２Ｖｉ、同期判定
回路、３は排他的論理和及び反転回路、４は誤り検出判
定回路、Ｆはフレームビット、Ｍｔｌ！Ｍ番目のビット
領域、Ｍ’ＦｉＭ’番目のビット領域、ＮはＮ番目のビ
ット領＃を示す。
号ＷＡシ検出回路のブロック図、第３図は第２図の場合
の各部の波形のタイムチャートである・ 図中、１は１ビツトシフトレジスタ、２Ｖｉ、同期判定
回路、３は排他的論理和及び反転回路、４は誤り検出判
定回路、Ｆはフレームビット、Ｍｔｌ！Ｍ番目のビット
領域、Ｍ’ＦｉＭ’番目のビット領域、ＮはＮ番目のビ
ット領＃を示す。
Claims (1)
- ディジタル通信方式において、Ｎ個の情報ビットを１つ
のブロックとし、該ブロックの情報ビットのＭ番目のビ
ットの補符号をＭ′番目に挿入する符号形式において、
受信＠にて同期をとった後＃Ｍｉ１目のビットと＃Ｍ′
誉目のビットの排他的論理和を取ることＫより、符号誤
りを検出することを４１１１とする符号誤り検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192574A JPS5894253A (ja) | 1981-11-30 | 1981-11-30 | 符号誤り検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192574A JPS5894253A (ja) | 1981-11-30 | 1981-11-30 | 符号誤り検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5894253A true JPS5894253A (ja) | 1983-06-04 |
| JPH0530095B2 JPH0530095B2 (ja) | 1993-05-07 |
Family
ID=16293541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56192574A Granted JPS5894253A (ja) | 1981-11-30 | 1981-11-30 | 符号誤り検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5894253A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59123329A (ja) * | 1982-12-29 | 1984-07-17 | Nec Corp | 符号誤り検出方式 |
| US5241549A (en) * | 1988-10-15 | 1993-08-31 | Moon Anthony G | Data communications system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5162918A (ja) * | 1974-11-29 | 1976-05-31 | Yaskawa Denki Seisakusho Kk | Hantenrensochetsukunikakarudensohoho |
-
1981
- 1981-11-30 JP JP56192574A patent/JPS5894253A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5162918A (ja) * | 1974-11-29 | 1976-05-31 | Yaskawa Denki Seisakusho Kk | Hantenrensochetsukunikakarudensohoho |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59123329A (ja) * | 1982-12-29 | 1984-07-17 | Nec Corp | 符号誤り検出方式 |
| US5241549A (en) * | 1988-10-15 | 1993-08-31 | Moon Anthony G | Data communications system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0530095B2 (ja) | 1993-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3906484A (en) | Decoder input circuit for receiving asynchronous data bit streams | |
| US3594502A (en) | A rapid frame synchronization system | |
| JPS5894253A (ja) | 符号誤り検出方式 | |
| EP0530030B1 (en) | Circuit for detecting a synchronizing signal in frame synchronized data transmission | |
| US4607378A (en) | Detector for detecting sync bits in a stream of data bits | |
| US3588709A (en) | Synchronous timing system having failure detection feature | |
| US3419679A (en) | Start-stop synchronization checking circuit for long trains, short trains and single start-stop characters | |
| JPS5829671B2 (ja) | デ−タデンソウアヤマリケンシユツホウシキ | |
| JPS62141875A (ja) | 復号誤り伝播防止方式 | |
| JPS5834656A (ja) | 符号変換方式 | |
| KR850006804A (ko) | 데이타 동기화장치 및 그 검출방법 | |
| JPS63278436A (ja) | マルチフレ−ム同期方式 | |
| JPS61283241A (ja) | デ−タ通信受信装置 | |
| JPS61101138A (ja) | フレ−ム同期方式 | |
| JP2713009B2 (ja) | 遅延時間差吸収装置 | |
| Cullen | Binary synchronous communications | |
| JPS61230451A (ja) | デ−タ伝送方式 | |
| JPS60194649A (ja) | 制御信号伝送装置 | |
| JPH01311740A (ja) | 同期語検出確定方式 | |
| JP2573560B2 (ja) | フレ−ム同期方式 | |
| JPH04290342A (ja) | 情報伝送方式 | |
| JPH0683199B2 (ja) | バースト信号伝送方式 | |
| JPH0328860B2 (ja) | ||
| JPH0221183B2 (ja) | ||
| JPH0611130B2 (ja) | ディジタルデータ通信装置 |