JPH01121945A - シングルチップマイクロコンピュータ - Google Patents
シングルチップマイクロコンピュータInfo
- Publication number
- JPH01121945A JPH01121945A JP62279892A JP27989287A JPH01121945A JP H01121945 A JPH01121945 A JP H01121945A JP 62279892 A JP62279892 A JP 62279892A JP 27989287 A JP27989287 A JP 27989287A JP H01121945 A JPH01121945 A JP H01121945A
- Authority
- JP
- Japan
- Prior art keywords
- eeprom
- program
- chip microcomputer
- rom
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 238000012360 testing method Methods 0.000 description 19
- 238000007689 inspection Methods 0.000 description 4
- 238000004092 self-diagnosis Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 1
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はシングルチップマイクロコンピュータに関する
。より詳細には、読み出し専用の不揮発性メモリーや読
み出し及び電気的に書込み可能な不揮発性メモリー等を
１チツプ上に搭載したシングルチップマイクロコンピュ
ータの新規な構成に関する。
。より詳細には、読み出し専用の不揮発性メモリーや読
み出し及び電気的に書込み可能な不揮発性メモリー等を
１チツプ上に搭載したシングルチップマイクロコンピュ
ータの新規な構成に関する。
従来の技術
従来、この種のシングルチップマイクロコンピュータで
は、それを構成する各要素、例えば、ＣＰＵ部、レジス
タ部、命令デコーダ、タイマー、ボート等々が正しく製
造され、また、正しく動作するかどうかを製造過程ある
いは出荷時に検査する機能を有している。
は、それを構成する各要素、例えば、ＣＰＵ部、レジス
タ部、命令デコーダ、タイマー、ボート等々が正しく製
造され、また、正しく動作するかどうかを製造過程ある
いは出荷時に検査する機能を有している。
この検査は、実際には所定のプログラムに従って実行さ
れるが、そのために、シングルチップマイクロコンピュ
ータには、読み出し専用メモリー（以下、ＲＯＭと記す
）の一部に、あるいは別の検査用ＲＯＭを設けその記憶
内容に、検査のためのプログラムを予め格納し、必要に
応じて実行していた。
れるが、そのために、シングルチップマイクロコンピュ
ータには、読み出し専用メモリー（以下、ＲＯＭと記す
）の一部に、あるいは別の検査用ＲＯＭを設けその記憶
内容に、検査のためのプログラムを予め格納し、必要に
応じて実行していた。
また、ＬＳＩ技術の進歩に伴い、集積回路におけるトラ
ンジスタの集積度は増々向上し、シングルチップマイク
ロコンピュータでは１つのウェハ上に致方トランジスタ
程度が一般的となっている。
ンジスタの集積度は増々向上し、シングルチップマイク
ロコンピュータでは１つのウェハ上に致方トランジスタ
程度が一般的となっている。
しかしながら、一方で製造された集積回路上の全トラン
ジスタに欠陥がなく、また、動作が正常であるかどうか
を、ウェハ状態、パッケージ状態といった製造の各段階
で検査する必要がある。
ジスタに欠陥がなく、また、動作が正常であるかどうか
を、ウェハ状態、パッケージ状態といった製造の各段階
で検査する必要がある。
このような検査は、その集積回路の実際の動作状態に近
い状態で実施することによって検査の実効を高めること
ができるので、従来は、内蔵のＲＯＭの記憶領域の一部
に検査用のプログラムを格納しておき、外部の特定端子
を操作することで、上記プログラムを実行させて、その
実行結果を検査していた。また、検査用のプログラムを
格納した専用のＲＯＭを別途設けて、このＲＯＭの記憶
領域に検査用のプログラムを格納しておき、実行させる
ことで検査を実施する方法も一般的である。
い状態で実施することによって検査の実効を高めること
ができるので、従来は、内蔵のＲＯＭの記憶領域の一部
に検査用のプログラムを格納しておき、外部の特定端子
を操作することで、上記プログラムを実行させて、その
実行結果を検査していた。また、検査用のプログラムを
格納した専用のＲＯＭを別途設けて、このＲＯＭの記憶
領域に検査用のプログラムを格納しておき、実行させる
ことで検査を実施する方法も一般的である。
発明が解決しようとする問題点
上述した従来のシングルチップマイクロコンピュータで
通常のＲＯＭの記憶領域の一部に検査用のプログラムを
格納しているものは、検査用のプログラム格納領域をユ
ーザーに開放できなくなり、ユーザーの使用のために提
供できるＲＯＭの容量が少なくなるという欠点がある。
通常のＲＯＭの記憶領域の一部に検査用のプログラムを
格納しているものは、検査用のプログラム格納領域をユ
ーザーに開放できなくなり、ユーザーの使用のために提
供できるＲＯＭの容量が少なくなるという欠点がある。
一方、通常のＲＯＭとは別に検査用のＲＯＭを搭載した
場合は、やはり検査以外の用途には全く使用できないＲ
ＯＭ （ユーザーにとっては全く必要無い）のためにチ
ップサイズが拡大し、コストが上昇するという欠点があ
る。
場合は、やはり検査以外の用途には全く使用できないＲ
ＯＭ （ユーザーにとっては全く必要無い）のためにチ
ップサイズが拡大し、コストが上昇するという欠点があ
る。
そこで、本発明の目的は、上記従技術の問題点を解決し
、徒にＲＯＭ容量を消費することなく検査が実行可能な
新規なシングルチップマイクロコンピュータを提供する
ことにある。
、徒にＲＯＭ容量を消費することなく検査が実行可能な
新規なシングルチップマイクロコンピュータを提供する
ことにある。
問題点を解決するための手段
即ち、本発明に従い、読み出し専用の第１不揮発性メモ
リーと読み出し及び電気的な書込み消去が可能な第２不
揮発性メモリーとを内蔵したシングルチップマイクロコ
ンピュータにおいて、該第２不揮発性メモリーが、該シ
ングルチップマイクロコンビ二−タ自身の動作により、
または、該シングルチップマイクロコンピュータ外部か
らの所定の操作により任意の内容を電気的に書込みある
いは消去することができるように構成されており、該第
１不揮発性メモリーに記憶された内容を命令またはデー
タとして読み出し実行する手段と、該第２の不揮発性メ
モリーに記憶された内容を命令またはデータとして読み
出し実行する手段とを備え、更に、該第１不揮発性メモ
リーから命令またはデータを読み出すか、あるいは該第
２不揮発性メモリーから命令またはデータを読み出すか
を選択する手段を具備することを特徴とするシングルチ
ップマイクロコンピュータが提供される。
リーと読み出し及び電気的な書込み消去が可能な第２不
揮発性メモリーとを内蔵したシングルチップマイクロコ
ンピュータにおいて、該第２不揮発性メモリーが、該シ
ングルチップマイクロコンビ二−タ自身の動作により、
または、該シングルチップマイクロコンピュータ外部か
らの所定の操作により任意の内容を電気的に書込みある
いは消去することができるように構成されており、該第
１不揮発性メモリーに記憶された内容を命令またはデー
タとして読み出し実行する手段と、該第２の不揮発性メ
モリーに記憶された内容を命令またはデータとして読み
出し実行する手段とを備え、更に、該第１不揮発性メモ
リーから命令またはデータを読み出すか、あるいは該第
２不揮発性メモリーから命令またはデータを読み出すか
を選択する手段を具備することを特徴とするシングルチ
ップマイクロコンピュータが提供される。
作用
本発明に従うシングルチップマイクロコンピュータはＲ
ＯＭとＥＥＰＲＱＭとを内蔵し、特にＥＥＰＲＯＭに格
納した検査用プログラムを実行できるように構成されて
いることをその主要な特徴としている。
ＯＭとＥＥＰＲＱＭとを内蔵し、特にＥＥＰＲＯＭに格
納した検査用プログラムを実行できるように構成されて
いることをその主要な特徴としている。
以下に図面を参照して本発明をより具体的に詳述するが
、以下に開示するものは本発明の一実施例に過ぎず、本
発明の技術的範囲を何ら限定するものではない。
、以下に開示するものは本発明の一実施例に過ぎず、本
発明の技術的範囲を何ら限定するものではない。
実施例
第１図は、本発明に従って構成されたシングルチップマ
イクロコンピュータの構成を概略的に示すブロック図で
ある。
イクロコンピュータの構成を概略的に示すブロック図で
ある。
このシングルチップマイクロコンピュータは、互いにワ
ード長の等しいく例えば８ビツト）ＲＯＭ１０２並びに
ＥＥＰＲＯＭ１０４を内蔵すると共に、これらのＲＯＭ
１０２．１０４の出力のうち一方を選択的にＣＰ Ｕ２
Ｏ５に転送する選択回路１０５を備えている。また、プ
ログラムカウンタ１０１から出力されるアドレスは、Ｒ
ＯＭ２Ｏ３並びにＥＥＰＲＯＭ１０４の何れにも供給さ
れるように構成されている。
ード長の等しいく例えば８ビツト）ＲＯＭ１０２並びに
ＥＥＰＲＯＭ１０４を内蔵すると共に、これらのＲＯＭ
１０２．１０４の出力のうち一方を選択的にＣＰ Ｕ２
Ｏ５に転送する選択回路１０５を備えている。また、プ
ログラムカウンタ１０１から出力されるアドレスは、Ｒ
ＯＭ２Ｏ３並びにＥＥＰＲＯＭ１０４の何れにも供給さ
れるように構成されている。
ＥＥＰＲＯＭ１０４は外部からも直接制御でき、アドレ
ス入力端子１１４からアドレス信号、データ入力端子１
１５からデータ、制御端子１１６から書込み／消去信号
を入力することで、任意のアドレスにデータを書込みあ
るいは消去することが可能である（ＥＥＰＲＯＭ内蔵の
シングルチップマイクロコンビ二一夕はＥＥＰＲＯＭの
検査の実施を容易にする為、上記の様に直接外部から書
込み／消去できるものが一般的である）。
ス入力端子１１４からアドレス信号、データ入力端子１
１５からデータ、制御端子１１６から書込み／消去信号
を入力することで、任意のアドレスにデータを書込みあ
るいは消去することが可能である（ＥＥＰＲＯＭ内蔵の
シングルチップマイクロコンビ二一夕はＥＥＰＲＯＭの
検査の実施を容易にする為、上記の様に直接外部から書
込み／消去できるものが一般的である）。
通常の動作では、プログラムカウンタ１０１はＲＯＭ１
０２ヘアドレス信号１０７を出力し、ＲＯＭＩＱ２から
出力された出力コード１０９が選択回路１０５を介して
命令及びデータとしてＣＰ Ｕ２Ｏ５に人力される。こ
の状態では、Ｅ Ｅ ＰＲＯＭ２Ｏ３はＣＰＵ１０３に
より制御され、不揮発性ＲＡＭとして使用される。
０２ヘアドレス信号１０７を出力し、ＲＯＭＩＱ２から
出力された出力コード１０９が選択回路１０５を介して
命令及びデータとしてＣＰ Ｕ２Ｏ５に人力される。こ
の状態では、Ｅ Ｅ ＰＲＯＭ２Ｏ３はＣＰＵ１０３に
より制御され、不揮発性ＲＡＭとして使用される。
本実施例においてＣＰＵ１０３及び周辺回路等の自己診
断検査を実施する場合、所望の検査項目を含んだプログ
ラムを外部からＥＥＰＲＯＭ１０４へ書込み、切換信号
１１８をアクティブにすれば、プログラムカウンタ１０
１がこれを受けて、ＥＥＰＲＯＭ１０４ヘアドレス信号
を出力し、選択回路１０５がＥ Ｅ Ｐ Ｒ０Ｍ１０４
の出力コード１１０を選択し、命令及びデータとしてｃ
ｐｕｔｏ−ａへ人力される。
断検査を実施する場合、所望の検査項目を含んだプログ
ラムを外部からＥＥＰＲＯＭ１０４へ書込み、切換信号
１１８をアクティブにすれば、プログラムカウンタ１０
１がこれを受けて、ＥＥＰＲＯＭ１０４ヘアドレス信号
を出力し、選択回路１０５がＥ Ｅ Ｐ Ｒ０Ｍ１０４
の出力コード１１０を選択し、命令及びデータとしてｃ
ｐｕｔｏ−ａへ人力される。
これによりＥＥＰＲＯＭ１０４に外部から書込まれたプ
ログラムは順次実行されて、プログラムに応じた出力は
ポート１０６及び出力端子１１７から出力されて、外部
にて検出できる。
ログラムは順次実行されて、プログラムに応じた出力は
ポート１０６及び出力端子１１７から出力されて、外部
にて検出できる。
上記自己診断検査は一度ＥＥＦＲＯＭにプログラムを、
書込んだ後ＥＥＰＲＯＭ１０４の内容がＣＰＵ１０３の
動作あるいは他の検査によって変更されない限り、単に
切換信号１１８をアクティブとするだけで検査及び再検
査を実施できる。
書込んだ後ＥＥＰＲＯＭ１０４の内容がＣＰＵ１０３の
動作あるいは他の検査によって変更されない限り、単に
切換信号１１８をアクティブとするだけで検査及び再検
査を実施できる。
また、このシングルチップマイクロコンピュータでは、
パッケージ化された後の端子数が少なく外部からプログ
ラムを入力できない場合でも、ウェハ状態で上記ＥＥＰ
ＲＯＭへのプログラムの書込みを実施しておけば、パッ
ケージ後は切換信号１１８の操作だけで自己診断検査が
実施できる。
パッケージ化された後の端子数が少なく外部からプログ
ラムを入力できない場合でも、ウェハ状態で上記ＥＥＰ
ＲＯＭへのプログラムの書込みを実施しておけば、パッ
ケージ後は切換信号１１８の操作だけで自己診断検査が
実施できる。
発明の詳細
な説明したように、本発明によるシングルチップマイク
ロコンピュータは、目的に応じたテストプログラムを外
部から書き込んだＥＥＰＲＯＭを搭載し、外部からの指
示によりこれを実行することにより容易に自己診断検査
が実施できる。−方、テストプログラムの格納は、既存
のＥＥＰＲＯＭを利用するのでユーザーのＲＯＭ容量が
減少することがなく、また、別の検査用ＲＯＭを設ける
必要もない。
ロコンピュータは、目的に応じたテストプログラムを外
部から書き込んだＥＥＰＲＯＭを搭載し、外部からの指
示によりこれを実行することにより容易に自己診断検査
が実施できる。−方、テストプログラムの格納は、既存
のＥＥＰＲＯＭを利用するのでユーザーのＲＯＭ容量が
減少することがなく、また、別の検査用ＲＯＭを設ける
必要もない。
更に、１度ＥＥＦＲＯＭへプログラムの書込みを実施す
ればＥＥＰＲＯＭの内容が変わらない限り、次回からの
検査はＥＥＰＲＯＭに既に書込まれているテストプログ
ラムを利用でき、テストの実行要求を人力するだけでテ
ストを実行できる。
ればＥＥＰＲＯＭの内容が変わらない限り、次回からの
検査はＥＥＰＲＯＭに既に書込まれているテストプログ
ラムを利用でき、テストの実行要求を人力するだけでテ
ストを実行できる。
このことは端子数の少ないパッケージに封入した後でも
容易に検査ができる効果もあり、ＥＥＰＲＯＭの記憶内
容を再び使用することでＥＥＰＲＯＭのデータ保持検査
も実施しているという間接的効果もある。
容易に検査ができる効果もあり、ＥＥＰＲＯＭの記憶内
容を再び使用することでＥＥＰＲＯＭのデータ保持検査
も実施しているという間接的効果もある。
また更に、テストプログラムの内容は、ＥＥＰＲＯＭへ
書込む際に容易に変更できるので、不良箇所の検出率向
上のためテスト項目を追加する等の柔軟な対応を容易且
つ柔軟に実施することができる。
書込む際に容易に変更できるので、不良箇所の検出率向
上のためテスト項目を追加する等の柔軟な対応を容易且
つ柔軟に実施することができる。
第１図は、本発明に従って構成されたシングルチップマ
イクロコンピュータの構成例を示すブロック図である。 〔主な参照番号〕 １００ ・・シングルチップマイクロコンビエータ、
１０１ ・・プログラムカウンタ、 １０２ ・・ＲＯＭ。 １０３ ・・ＣＰＵ。 １０４ ・・ＥＥＰＲＯＭ。 １０５ ・・選択回路、 １０６ ・・出力ポート、 １０７．１０８ ・・・アドレス信号、１０９．１１
０ ・・・出力コード、１１１ ・・・選択された
出力コード、１１２ ・・・ＥＥＰＲＯＭへの書込み
データ、１１３ ・・・出力データ、 １１４ ・・・ＥＥＰＲＯＭアドレス入力端子、１１
５ ’−・・ＥＥＰＲＯ材データ入力端子、１１６
・・・ＥＥＰＲＯＭ制御端子、１１７ ・・・出力端
子、 １１８ ・・・切換信号
イクロコンピュータの構成例を示すブロック図である。 〔主な参照番号〕 １００ ・・シングルチップマイクロコンビエータ、
１０１ ・・プログラムカウンタ、 １０２ ・・ＲＯＭ。 １０３ ・・ＣＰＵ。 １０４ ・・ＥＥＰＲＯＭ。 １０５ ・・選択回路、 １０６ ・・出力ポート、 １０７．１０８ ・・・アドレス信号、１０９．１１
０ ・・・出力コード、１１１ ・・・選択された
出力コード、１１２ ・・・ＥＥＰＲＯＭへの書込み
データ、１１３ ・・・出力データ、 １１４ ・・・ＥＥＰＲＯＭアドレス入力端子、１１
５ ’−・・ＥＥＰＲＯ材データ入力端子、１１６
・・・ＥＥＰＲＯＭ制御端子、１１７ ・・・出力端
子、 １１８ ・・・切換信号
Claims (1)
- 【特許請求の範囲】 読み出し専用の第１不揮発性メモリーと読み出し及び電
気的な書込み消去が可能な第２不揮発性メモリーとを内
蔵したシングルチップマイクロコンピュータにおいて、 該第２不揮発性メモリーが、該シングルチップマイクロ
コンピュータ自身の動作により、または、該シングルチ
ップマイクロコンピュータ外部からの所定の操作により
任意の内容を電気的に書込みあるいは消去することがで
きるように構成されており、該第１不揮発性メモリーに
記憶された内容を命令またはデータとして読み出し実行
する手段と、該第２の不揮発性メモリーに記憶された内
容を命令またはデータとして読み出し実行する手段とを
備え、更に、該第１不揮発性メモリーから命令またはデ
ータを読み出すか、あるいは該第２不揮発性メモリーか
ら命令またはデータを読み出すかを選択する手段を具備
することを特徴とするシングルチップマイクロコンピュ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62279892A JPH01121945A (ja) | 1987-11-05 | 1987-11-05 | シングルチップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62279892A JPH01121945A (ja) | 1987-11-05 | 1987-11-05 | シングルチップマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01121945A true JPH01121945A (ja) | 1989-05-15 |
Family
ID=17617380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62279892A Pending JPH01121945A (ja) | 1987-11-05 | 1987-11-05 | シングルチップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01121945A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1113280A3 (en) * | 1999-12-07 | 2003-08-06 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit having self-diagnosis test function and test method thereof |
| CN103541387A (zh) * | 2012-07-10 | 2014-01-29 | 包尔机械有限公司 | 用于挖沟机的切割轮 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60262249A (ja) * | 1984-06-08 | 1985-12-25 | Fuji Xerox Co Ltd | マイクロプロセツサ応用装置 |
| JPS61112247A (ja) * | 1984-11-07 | 1986-05-30 | Hitachi Ltd | デ−タ処理装置 |
| JPS6298437A (ja) * | 1985-10-24 | 1987-05-07 | Oki Electric Ind Co Ltd | マイクロコンピユ−タ |
-
1987
- 1987-11-05 JP JP62279892A patent/JPH01121945A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60262249A (ja) * | 1984-06-08 | 1985-12-25 | Fuji Xerox Co Ltd | マイクロプロセツサ応用装置 |
| JPS61112247A (ja) * | 1984-11-07 | 1986-05-30 | Hitachi Ltd | デ−タ処理装置 |
| JPS6298437A (ja) * | 1985-10-24 | 1987-05-07 | Oki Electric Ind Co Ltd | マイクロコンピユ−タ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1113280A3 (en) * | 1999-12-07 | 2003-08-06 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit having self-diagnosis test function and test method thereof |
| CN103541387A (zh) * | 2012-07-10 | 2014-01-29 | 包尔机械有限公司 | 用于挖沟机的切割轮 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6981188B2 (en) | Non-volatile memory device with self test | |
| KR100319733B1 (ko) | 불휘발성 반도체 메모리ｉｃ 및 그 번인 테스트 방법 | |
| KR20010072036A (ko) | 집적 회로의 셀프테스트를 실행하기 위한 셀프테스트장치를 포함하는 집적 회로 | |
| JPH05233352A (ja) | マイクロプロセッサ | |
| US20080282119A1 (en) | Memory device and built in self-test method of the same | |
| JPH0827730B2 (ja) | シングルチップマイクロコンピュータ及びそのテスト方法 | |
| JPH01121945A (ja) | シングルチップマイクロコンピュータ | |
| KR102821760B1 (ko) | 메모리 내장 자체 테스트 컨트롤러를 이용한 판독 전용 메모리 테스트 | |
| US20080155309A1 (en) | Memory card and debugging method employed by the same | |
| US20030120973A1 (en) | Microprocessor and processing method of microprocessor | |
| US20010052114A1 (en) | Data processing apparatus | |
| JPS62192100A (ja) | ダイナミツク形半導体記憶装置 | |
| US20060212765A1 (en) | Integrated circuit with a control input that can be disabled | |
| JPH01118933A (ja) | シングルチップマイクロコンピュータ | |
| JPS646489B2 (ja) | ||
| JPH01154398A (ja) | 半導体記憶装置 | |
| JP3970391B2 (ja) | 不揮発性半導体記憶装置 | |
| JPS61261900A (ja) | 半導体集積回路装置 | |
| JP3691137B2 (ja) | 不揮発性メモリ内蔵マイクロコンピュータ | |
| JPH0381185B2 (ja) | ||
| JP2531112B2 (ja) | 情報処理装置 | |
| JPH04148431A (ja) | パッケージ試験方式 | |
| JPH02105230A (ja) | 半導体集積回路 | |
| JPH02162434A (ja) | シングルチップマイクロコンピュータ | |
| JPH0554155A (ja) | ワンチツプマイクロコンピユータ |