JPH0827730B2 - シングルチップマイクロコンピュータ及びそのテスト方法 - Google Patents
シングルチップマイクロコンピュータ及びそのテスト方法Info
- Publication number
- JPH0827730B2 JPH0827730B2 JP61265375A JP26537586A JPH0827730B2 JP H0827730 B2 JPH0827730 B2 JP H0827730B2 JP 61265375 A JP61265375 A JP 61265375A JP 26537586 A JP26537586 A JP 26537586A JP H0827730 B2 JPH0827730 B2 JP H0827730B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- test
- chip microcomputer
- initialized
- test program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はICカード等に使用されるシングルチップマイ
クロコンピュータ（以下単にマイコンという）とそのテ
スト方法、特に秘密保持機能を持ったマイコン技術に関
するものである。
クロコンピュータ（以下単にマイコンという）とそのテ
スト方法、特に秘密保持機能を持ったマイコン技術に関
するものである。
（従来の技術） 従来のマイコンは例えば、制御部、演算部及びレジス
タ部等からなる中央処理装置（以下、CPUという）と、
再書込み不可能な読出し専用メモリ（以下、マスクROM
という）及び書込み読出し可能なメモリ（以下、RAMと
いう）等を有する記憶装置と、入出力装置とを備え、こ
れらが集積回路１チップ内に内蔵された構造をしてい
る。
タ部等からなる中央処理装置（以下、CPUという）と、
再書込み不可能な読出し専用メモリ（以下、マスクROM
という）及び書込み読出し可能なメモリ（以下、RAMと
いう）等を有する記憶装置と、入出力装置とを備え、こ
れらが集積回路１チップ内に内蔵された構造をしてい
る。
またICカード用のマイコンは、前記記憶装置に電気的
書換え可能なメモリ（以下、EEPROMという）が内蔵さ
れ、個人情報や各種の秘密を要するデータの記憶に使わ
れている。
書換え可能なメモリ（以下、EEPROMという）が内蔵さ
れ、個人情報や各種の秘密を要するデータの記憶に使わ
れている。
このようなICカード用マイコンにおいては、いかなる
状態になってもEEPROMの内容が第３者によって読み出さ
れてはならない。。ところが、製造時の各種試験のため
には、EEPROMの内容を読出すことが必要であり、メーカ
においてこの機能は取り除くことができないものであ
る。そのためテストモードという特別な動作モードを設
け、メーカではこのモードにおいて内部のEEPROMや他の
テスト（試験）を行ない、そのテストが終了すると、ヒ
ューズ等を用いて２度とテストモードに入ることができ
ないようにしていた。
状態になってもEEPROMの内容が第３者によって読み出さ
れてはならない。。ところが、製造時の各種試験のため
には、EEPROMの内容を読出すことが必要であり、メーカ
においてこの機能は取り除くことができないものであ
る。そのためテストモードという特別な動作モードを設
け、メーカではこのモードにおいて内部のEEPROMや他の
テスト（試験）を行ない、そのテストが終了すると、ヒ
ューズ等を用いて２度とテストモードに入ることができ
ないようにしていた。
（発明が解決しようとする問題点） しかしながら、従来のマイコン及びそのテスト方法で
は、テストモードを破壊する方法が複雑で、かつ高エネ
ルギーを必要とするばかりか、一度テストモードを破壊
すると、２度とテストモードにはならないため、その後
のテストや解析等ができないという問題点があった。
は、テストモードを破壊する方法が複雑で、かつ高エネ
ルギーを必要とするばかりか、一度テストモードを破壊
すると、２度とテストモードにはならないため、その後
のテストや解析等ができないという問題点があった。
本発明は前記従来技術が持っていた問題点として、テ
ストモードの破壊作業が煩雑な点、および再テストが不
可能になる点について解釈したマイコン及びそのテスト
方法を提供するものである。
ストモードの破壊作業が煩雑な点、および再テストが不
可能になる点について解釈したマイコン及びそのテスト
方法を提供するものである。
（問題点を解決するための手段） 前記問題点を解決するために、第１の発明は、秘密情
報を格納及び読出し可能なメモリを有するマイコンのテ
スト方法において、前記メモリ内の格納情報を初期化す
るための初期化ルーチンと、前記マイコンの前記メモリ
を含む内部回路のテストのためのテストプログラムとを
準備する。そして、前記マイコンの内部回路に対するテ
ストの要求に応答して、テストモード設定信号を生成
し、前記テストモード設定信号に応答して前記初期化ル
ーチンを実行し、前記初期化ルーチンの実行後に、前記
テストプログラムを実行するようにしている。
報を格納及び読出し可能なメモリを有するマイコンのテ
スト方法において、前記メモリ内の格納情報を初期化す
るための初期化ルーチンと、前記マイコンの前記メモリ
を含む内部回路のテストのためのテストプログラムとを
準備する。そして、前記マイコンの内部回路に対するテ
ストの要求に応答して、テストモード設定信号を生成
し、前記テストモード設定信号に応答して前記初期化ル
ーチンを実行し、前記初期化ルーチンの実行後に、前記
テストプログラムを実行するようにしている。
第２の発明は、秘密情報を格納及び読出し可能な第１
のメモリを有するマイコンにおいて、前記マイコンの内
部回路に対するテストの要求に応答して、テストモード
設定信号を生成するテストモード設定回路と、前記第１
のメモリ内の格納情報を初期化する初期化ルーチンと前
記第１のメモリを含む内部回路のテストを行うためのテ
ストプログラムとが格納され、前記テストモード設定信
号に応答して、該初期化ルーチンと該テストプログラム
を順次読出し可能な第２のメモリと、前記第２のメモリ
から読出された前記初期化ルーチンと前記テストプログ
ラムの実行を制御する制御回路とを、備えている。
のメモリを有するマイコンにおいて、前記マイコンの内
部回路に対するテストの要求に応答して、テストモード
設定信号を生成するテストモード設定回路と、前記第１
のメモリ内の格納情報を初期化する初期化ルーチンと前
記第１のメモリを含む内部回路のテストを行うためのテ
ストプログラムとが格納され、前記テストモード設定信
号に応答して、該初期化ルーチンと該テストプログラム
を順次読出し可能な第２のメモリと、前記第２のメモリ
から読出された前記初期化ルーチンと前記テストプログ
ラムの実行を制御する制御回路とを、備えている。
（作用） 第１の発明によれば、内部回路に対するテスト時に、
テストモード設定信号に応答して初期化ルーチンが実行
され、メモリ内の格納情報が初期化される。その後、テ
ストプログラムが実行され、メモリを含む内部回路がテ
ストされる。
テストモード設定信号に応答して初期化ルーチンが実行
され、メモリ内の格納情報が初期化される。その後、テ
ストプログラムが実行され、メモリを含む内部回路がテ
ストされる。
第２の発明によれば、内部回路に対するテスト時に、
テストモード設定回路でテストモード設定信号が生成さ
れる。このテストモード設定信号に応答して、第２のメ
モリから初期化ルーチンとテストプログラムが順次読出
される。制御回路の制御により、読出された初期化ルー
チンに従い、第１のメモリ内の格納情報が初期化され、
さらに、読出されたテストプログラムに従い、第１のメ
モリを含む内部回路のテストが行われる。
テストモード設定回路でテストモード設定信号が生成さ
れる。このテストモード設定信号に応答して、第２のメ
モリから初期化ルーチンとテストプログラムが順次読出
される。制御回路の制御により、読出された初期化ルー
チンに従い、第１のメモリ内の格納情報が初期化され、
さらに、読出されたテストプログラムに従い、第１のメ
モリを含む内部回路のテストが行われる。
（実施例） 第１図は本発明の一実施例を示すマイコンの要部構成
図である。
図である。
このマイコンは内部バス１を有し、その内部バス１に
は情報を記憶するためのメモリ２が接続され、さらにそ
のメモリ２にアドレス指定用のプログラムカウンタ（P
C）３が接続されている。メモリ２は、秘密情報（セキ
ュリティデータ）を記憶する第１のメモリ、例えばEEPR
OM2aと、マイコン内部のテストを行うためのテストプロ
グラムを記憶する第２のメモリ、例えばテストROM2b
と、マイコン全般の動作プログラムを記憶するプログラ
ムROMとを有している。プログラムカウンタ３にはテス
トモード時のアドレス設定用制御信号テストモード設定
信号4-1を出力するテストモード設定回路４が接続さ
れ、さらにその回路４にはテストモードを外部より設定
するためのテストモード設定手段が接続されている。こ
のテストモード設定手段には、テストモード端子５が設
けられている。図中のテストROM2bに付された符号ｎ
は、テストプログラムの先頭番地を表わしている。
は情報を記憶するためのメモリ２が接続され、さらにそ
のメモリ２にアドレス指定用のプログラムカウンタ（P
C）３が接続されている。メモリ２は、秘密情報（セキ
ュリティデータ）を記憶する第１のメモリ、例えばEEPR
OM2aと、マイコン内部のテストを行うためのテストプロ
グラムを記憶する第２のメモリ、例えばテストROM2b
と、マイコン全般の動作プログラムを記憶するプログラ
ムROMとを有している。プログラムカウンタ３にはテス
トモード時のアドレス設定用制御信号テストモード設定
信号4-1を出力するテストモード設定回路４が接続さ
れ、さらにその回路４にはテストモードを外部より設定
するためのテストモード設定手段が接続されている。こ
のテストモード設定手段には、テストモード端子５が設
けられている。図中のテストROM2bに付された符号ｎ
は、テストプログラムの先頭番地を表わしている。
また、内部バス１には命令レジスタ６が接続され、そ
の命令レジスタ６に制御回路７が接続されている。制御
回路７は命令レジスタ６の出力を解読し、それに応じた
制御信号7-1を出力して命令の実行を行わせる回路であ
る。
の命令レジスタ６に制御回路７が接続されている。制御
回路７は命令レジスタ６の出力を解読し、それに応じた
制御信号7-1を出力して命令の実行を行わせる回路であ
る。
なお、図示されていないが、従来の一般的なマイコン
が有するRAM、CPUの演算部やレジスタ部、入出力装置等
も第１図のマイコンに設けられている。
が有するRAM、CPUの演算部やレジスタ部、入出力装置等
も第１図のマイコンに設けられている。
第２図は第１図中のテストROM2bに書込まれているテ
ストプログラムのフローチャートであり、この図を参照
しつつ第１図のマイコンのテスト方法を説明する。
ストプログラムのフローチャートであり、この図を参照
しつつ第１図のマイコンのテスト方法を説明する。
テストモード動作時には、テストモード入力端子５を
操作し、テストモード設定回路４を起動する（ステップ
10）。テストモード設定回路４は、テストROM2bに格納
されたテストプログラムの先頭番地ｎなるアドレスをプ
ログラムカウンタ３にセットするように制御信号4-1を
そのプログラムカウンタ３に出力する。これによってプ
ログラムカウンタ３はその内容がｎとなり、マイコンは
テストプログラムの先頭番地ｎから命令を実行する。す
なわち、読出された命令は内部バス１を介して命令レジ
スタ６に転送、保持され、その出力が制御回路７にて解
読され、該制御回路７から出力される制御信号7-1によ
って命令が実行される。同様に、番地n-1,n-2…のテス
トプログラムが逐次実行されていく。
操作し、テストモード設定回路４を起動する（ステップ
10）。テストモード設定回路４は、テストROM2bに格納
されたテストプログラムの先頭番地ｎなるアドレスをプ
ログラムカウンタ３にセットするように制御信号4-1を
そのプログラムカウンタ３に出力する。これによってプ
ログラムカウンタ３はその内容がｎとなり、マイコンは
テストプログラムの先頭番地ｎから命令を実行する。す
なわち、読出された命令は内部バス１を介して命令レジ
スタ６に転送、保持され、その出力が制御回路７にて解
読され、該制御回路７から出力される制御信号7-1によ
って命令が実行される。同様に、番地n-1,n-2…のテス
トプログラムが逐次実行されていく。
ここで、テストROM2bに格納されているテストプログ
ラムは、第２図のようにそのプログラム本体の前部と後
部にEEPROM全域のクリアルーチン初期化ルーチンが置か
れており（ステップ11,14）、ステップ13のテストプロ
グラムの実行に先立って秘密情報の書込まれているEEPR
OM2aの内容を総てクリアする（ステップ11）。次にEEPR
OM2aの全域が“0"にクリアされたかどうかをチェックし
（ステップ12）、クリアされていなければ異常終了とし
（ステップ17）、クリアされていればマイコンの内部各
部のテストプログラムを実行する（ステップ13）。この
中には当然、EEPROM2aの読出しテストルーチンや書込み
テストルーチン等も含まれているが、ここではテストプ
ログラム本体の詳細には触れない。テストプログラムの
実行後、EEPROM2aにテスト時の情報が残っている場合に
はそのEEPROM2aの全域を“0"にクリアし（ステップ1
4）、そのクリア状態のチェックをして（ステップ1
5）、クリアされていればテストプログラムを正常終了
し（ステップ16）、クリアされていなければ異常終了す
る（ステップ17）。
ラムは、第２図のようにそのプログラム本体の前部と後
部にEEPROM全域のクリアルーチン初期化ルーチンが置か
れており（ステップ11,14）、ステップ13のテストプロ
グラムの実行に先立って秘密情報の書込まれているEEPR
OM2aの内容を総てクリアする（ステップ11）。次にEEPR
OM2aの全域が“0"にクリアされたかどうかをチェックし
（ステップ12）、クリアされていなければ異常終了とし
（ステップ17）、クリアされていればマイコンの内部各
部のテストプログラムを実行する（ステップ13）。この
中には当然、EEPROM2aの読出しテストルーチンや書込み
テストルーチン等も含まれているが、ここではテストプ
ログラム本体の詳細には触れない。テストプログラムの
実行後、EEPROM2aにテスト時の情報が残っている場合に
はそのEEPROM2aの全域を“0"にクリアし（ステップ1
4）、そのクリア状態のチェックをして（ステップ1
5）、クリアされていればテストプログラムを正常終了
し（ステップ16）、クリアされていなければ異常終了す
る（ステップ17）。
なお、第２図のフローチャートのステップ11,14にお
いてEEPROM2aの全域を“FF"にセットしてもよい。また
テストプログラムの実行後におけるステップ14の処理
は、不可欠というものではなく、テストプログラムの実
行において秘密を必要とする情報がEEPROM2aに残る場合
にのみ、必要なものである。さらにまた異常終了の場合
は（ステップ17）、第２図のようにテストプログラムの
出口を２つにする以外に、図示しないRAMにその旨を記
憶して正常終了のルートに戻り、出口を１つにしてもよ
い。
いてEEPROM2aの全域を“FF"にセットしてもよい。また
テストプログラムの実行後におけるステップ14の処理
は、不可欠というものではなく、テストプログラムの実
行において秘密を必要とする情報がEEPROM2aに残る場合
にのみ、必要なものである。さらにまた異常終了の場合
は（ステップ17）、第２図のようにテストプログラムの
出口を２つにする以外に、図示しないRAMにその旨を記
憶して正常終了のルートに戻り、出口を１つにしてもよ
い。
本実施例では、テストROM2bに格納されたテストプロ
グラムの前部及び／または後部にEEPROM全域のクリアル
ーチンまたはセットルーチンを置いたので、第３者がテ
ストROM2bに格納されたEEPROM2aの読出しルーチンを使
って内容を読出そうとしても、必らずEEPROM2aの全域ク
リアまたはセットルーチンが先に実行され、そのEEPROM
2aの全域が総て“0"または“FF"になってしまうため、
秘密情報を読出すことができない。また、従来のように
テストモードを破壊しないため、再テストや解析を容易
に行うことが可能となる。
グラムの前部及び／または後部にEEPROM全域のクリアル
ーチンまたはセットルーチンを置いたので、第３者がテ
ストROM2bに格納されたEEPROM2aの読出しルーチンを使
って内容を読出そうとしても、必らずEEPROM2aの全域ク
リアまたはセットルーチンが先に実行され、そのEEPROM
2aの全域が総て“0"または“FF"になってしまうため、
秘密情報を読出すことができない。また、従来のように
テストモードを破壊しないため、再テストや解析を容易
に行うことが可能となる。
（発明の効果） 以上詳細に説明したように、第１の発明によれば、内
部回路に対するテスト時に、テストの実行に先立って、
秘密情報を格納及び読出し可能なメモリ内の情報を初期
化する初期化ルーチンを実行するようにしたので、秘密
情報を格納及び読出し可能なメモリ内の情報が読出され
ることを確実に防止できる。
部回路に対するテスト時に、テストの実行に先立って、
秘密情報を格納及び読出し可能なメモリ内の情報を初期
化する初期化ルーチンを実行するようにしたので、秘密
情報を格納及び読出し可能なメモリ内の情報が読出され
ることを確実に防止できる。
第２の発明によれば、テストモード設定回路からのテ
ストモード設定信号に応答して、第２のメモリから初期
化ルーチンとテストプログラムとを順次読出し、実行す
る構成にしたので、内部回路に対するテスト時に、秘密
情報を格納及び読出し可能な第１のメモリを有していた
としても、第１のメモリ内の情報が読出されることがな
い。従って、マイコン内において、第１のメモリに格納
された情報をテスト時に読出されないようにするために
テストモード設定回路を破壊することをせずに、動作可
能のまま準備しておくことができるので、第１のメモリ
を含む内部回路の再テストを容易に実施することができ
る。
ストモード設定信号に応答して、第２のメモリから初期
化ルーチンとテストプログラムとを順次読出し、実行す
る構成にしたので、内部回路に対するテスト時に、秘密
情報を格納及び読出し可能な第１のメモリを有していた
としても、第１のメモリ内の情報が読出されることがな
い。従って、マイコン内において、第１のメモリに格納
された情報をテスト時に読出されないようにするために
テストモード設定回路を破壊することをせずに、動作可
能のまま準備しておくことができるので、第１のメモリ
を含む内部回路の再テストを容易に実施することができ
る。
第１図は本発明の実施例を示すマイコンの要部構成図、
第２図は第１図中メモリに格納されるテストプログラム
のフローチャートである。 ２……メモリ、2a……第１のメモリ（EEPROM）、2b……
第２のメモリ（テストROM）、３……プログラムカウン
タ（PC）、４……テストモード設定回路、５……テスト
モード設定手段（テストモード入力端子）。
第２図は第１図中メモリに格納されるテストプログラム
のフローチャートである。 ２……メモリ、2a……第１のメモリ（EEPROM）、2b……
第２のメモリ（テストROM）、３……プログラムカウン
タ（PC）、４……テストモード設定回路、５……テスト
モード設定手段（テストモード入力端子）。
Claims (6)
- 【請求項１】秘密情報を格納及び読出し可能なメモリを
有するシングルチップマイクロコンピュータのテスト方
法において、 前記メモリ内の格納情報を初期化するための初期化ルー
チンと、前記シングルチップマイクロコンピュータの前
記メモリを含む内部回路のテストのためのテストプログ
ラムとを準備し、 前記シングルチップマイクロコンピュータの内部回路に
対するテストの要求に応答して、テストモード設定信号
を生成し、 前記テストモード設定信号に応答して前記初期化ルーチ
ンを実行し、 前記初期化ルーチンの実行後に、前記テストプログラム
を実行することを特徴とするシングルチップマイクロコ
ンピュータのテスト方法。 - 【請求項２】特許請求の範囲第１項記載のシングルチッ
プマイクロコンピュータのテスト方法において、 前記テストプログラムの実行前に、前記初期化ルーチン
の実行により初期化処理された前記メモリの初期化状態
をチェックし、前記メモリが初期化されていれば前記テ
ストプログラムを実行し、前記メモリが初期化されてい
なければ異常を知らせるようにしたことを特徴とするシ
ングルチップマイクロコンピュータのテスト方法。 - 【請求項３】特許請求の範囲第２項記載のシングルチッ
プマイクロコンピュータのテスト方法において、 前記テストプログラムの実行後に、前記初期化ルーチン
の実行により初期化処理された前記メモリの初期化状態
をチェックし、前記メモリが初期化されていればテスト
終了を知らせ、前記メモリが初期化されていなければ異
常を知らせるようにしたことを特徴とするシングルチッ
プマイクロコンピュータのテスト方法。 - 【請求項４】秘密情報を格納及び読出し可能な第１のメ
モリを有したシングルチップマイクロコンピュータにお
いて、 前記シングルチップマイクロコンピュータの内部回路に
対するテストの要求に応答して、テストモード設定信号
を生成するテストモード設定回路と、 前記第１のメモリ内の格納情報を初期化する初期化ルー
チンと前記第１のメモリを含む内部回路のテストを行う
ためのテストプログラムとが格納され、前記テストモー
ド設定信号に応答して、該初期化ルーチンと該テストプ
ログラムを順次読出し可能な第２のメモリと、 前記第２のメモリから読出された前記初期化ルーチンと
前記テストプログラムの実行を制御する制御回路とを、 備えたことを特徴とするシングルチップマイクロコンピ
ュータ。 - 【請求項５】特許請求の範囲第４項記載のシングルチッ
プマイクロコンピュータにおいて、 前記テストプログラムの実行前に、前記初期化ルーチン
の実行により初期化処理された前記第２のメモリの初期
化状態をチェックし、前記第２のメモリが初期化されて
いれば前記テストプログラムを実行し、前記第２のメモ
リが初期化されていなければ異常を知らせるようにする
ことを特徴とするシングルチップマイクロコンピュー
タ。 - 【請求項６】特許請求の範囲第５項記載のシングルチッ
プマイクロコンピュータにおいて、 前記テストプログラムの実行後に、前記初期化ルーチン
の実行により初期化処理された前記第２のメモリの初期
化状態をチェックし、前記第２のメモリが初期化されて
いればテスト終了を知らせ、前記第２のメモリが初期化
されていなければ異常を知らせるようにしたことを特徴
とするシングルチップマイクロコンピュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61265375A JPH0827730B2 (ja) | 1986-11-07 | 1986-11-07 | シングルチップマイクロコンピュータ及びそのテスト方法 |
| US07/449,050 US5062075A (en) | 1986-11-07 | 1989-12-14 | Microcomputer having security memory using test and destruction routines |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61265375A JPH0827730B2 (ja) | 1986-11-07 | 1986-11-07 | シングルチップマイクロコンピュータ及びそのテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63118951A JPS63118951A (ja) | 1988-05-23 |
| JPH0827730B2 true JPH0827730B2 (ja) | 1996-03-21 |
Family
ID=17416308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61265375A Expired - Lifetime JPH0827730B2 (ja) | 1986-11-07 | 1986-11-07 | シングルチップマイクロコンピュータ及びそのテスト方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5062075A (ja) |
| JP (1) | JPH0827730B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2263348B (en) * | 1992-01-14 | 1995-08-09 | Rohm Co Ltd | Microcomputer and card having the same |
| JPH06236447A (ja) * | 1993-02-09 | 1994-08-23 | Mitsubishi Electric Corp | Ｉｃカード用マイクロコンピュータ |
| FR2704704B1 (fr) * | 1993-04-28 | 1995-09-01 | Gemplus Card Int | Systeme de communication. |
| JPH0922385A (ja) * | 1995-07-05 | 1997-01-21 | Rohm Co Ltd | データセキュリティ装置および方法 |
| US7185249B2 (en) | 2002-04-30 | 2007-02-27 | Freescale Semiconductor, Inc. | Method and apparatus for secure scan testing |
| FR2851668A1 (fr) * | 2003-02-24 | 2004-08-27 | St Microelectronics Sa | Procede et dispositif de selection de mode de fonctionnement d'un circuit integre |
| JP2008146381A (ja) * | 2006-12-11 | 2008-06-26 | Ricoh Co Ltd | 組み込みコンピュータ機器 |
| US20080294951A1 (en) * | 2007-05-01 | 2008-11-27 | Ahmad Mustafa S | Methods and devices for testing computer memory |
| WO2008150939A1 (en) * | 2007-05-30 | 2008-12-11 | Summit Design Solutions, Inc. | Method and device for protecting information contained in an integrated circuit |
| US8051345B2 (en) * | 2008-06-04 | 2011-11-01 | Ati Technologies Ulc | Method and apparatus for securing digital information on an integrated circuit during test operating modes |
| CN103227167B (zh) * | 2013-04-08 | 2015-07-22 | 北京昆腾微电子有限公司 | 芯片及其测试模式保护电路和方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3405394A (en) * | 1965-12-22 | 1968-10-08 | Ibm | Controlled register accessing |
| GB1561482A (en) * | 1976-11-18 | 1980-02-20 | Ibm | Protection of data processing system against unauthorised programmes |
| DE3034581A1 (de) * | 1980-09-13 | 1982-04-22 | Robert Bosch Gmbh, 7000 Stuttgart | Auslesesicherung bei einchip-mikroprozessoren |
| GB2092338B (en) * | 1981-01-31 | 1984-07-18 | Jpm Automatic Machines Ltd | Improvements relating to programmable memories |
| US4513389A (en) * | 1981-11-12 | 1985-04-23 | Ncr Corporation | ROM security circuit |
| US4521852A (en) * | 1982-06-30 | 1985-06-04 | Texas Instruments Incorporated | Data processing device formed on a single semiconductor substrate having secure memory |
| US4590552A (en) * | 1982-06-30 | 1986-05-20 | Texas Instruments Incorporated | Security bit for designating the security status of information stored in a nonvolatile memory |
| US4521853A (en) * | 1982-06-30 | 1985-06-04 | Texas Instruments Incorporated | Secure microprocessor/microcomputer with secured memory |
| JPS5971195A (ja) * | 1982-10-17 | 1984-04-21 | Dainippon Printing Co Ltd | Ｉｃカ−ドにおける情報処理方法 |
| JPS59153240A (ja) * | 1983-02-21 | 1984-09-01 | Hitachi Ltd | シングルチツプマイコンにおけるプログラムの秘密保護方式 |
| JPS59188755A (ja) * | 1983-04-11 | 1984-10-26 | Hitachi Ltd | 試験装置を附加した制御装置 |
| JPS6267800A (ja) * | 1985-09-20 | 1987-03-27 | Hitachi Ltd | 半導体集積回路装置 |
-
1986
- 1986-11-07 JP JP61265375A patent/JPH0827730B2/ja not_active Expired - Lifetime
-
1989
- 1989-12-14 US US07/449,050 patent/US5062075A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63118951A (ja) | 1988-05-23 |
| US5062075A (en) | 1991-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4698750A (en) | Security for integrated circuit microcomputer with EEPROM | |
| JP2682700B2 (ja) | Ｉｃカード | |
| JPH0719231B2 (ja) | 改良されたアクセス安全装置を備える集積回路 | |
| JPH0827730B2 (ja) | シングルチップマイクロコンピュータ及びそのテスト方法 | |
| JP2001527669A (ja) | 集積回路および該集積回路のテスト方法 | |
| JPH03138742A (ja) | メモリシステム | |
| JPS6373339A (ja) | 携帯可能電子装置のテスト方法 | |
| JPH1069399A (ja) | マイクロコンピュータ | |
| JPS62192100A (ja) | ダイナミツク形半導体記憶装置 | |
| JP7247638B2 (ja) | 電子情報記憶媒体、ｉｃカード、改竄チェック方法、及びプログラム | |
| JPH01121945A (ja) | シングルチップマイクロコンピュータ | |
| JP2531112B2 (ja) | 情報処理装置 | |
| JP3039479B2 (ja) | 拡張ｂｉｏｓ保護システム | |
| JP3166667B2 (ja) | エミュレーション用マイクロコンピュータ | |
| JP3060376U (ja) | メモリ装置 | |
| JP2000172573A (ja) | デジタル集積回路 | |
| JPS6220960Y2 (ja) | ||
| JPH03130996A (ja) | Ｅｅｐｒｏｍの初期設定方式 | |
| JPS61261900A (ja) | 半導体集積回路装置 | |
| JP2001084160A (ja) | マイクロコンピュータ及びその検査方法 | |
| JPH0538385A (ja) | プログラムコピー防止装置 | |
| JPH03204042A (ja) | 情報処理装置 | |
| JPH0516635B2 (ja) | ||
| JPS62243040A (ja) | プログラム暴走検知方式 | |
| JPH0429075A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |