JPH01123459A - 入力保護回路 - Google Patents
入力保護回路Info
- Publication number
- JPH01123459A JPH01123459A JP62281229A JP28122987A JPH01123459A JP H01123459 A JPH01123459 A JP H01123459A JP 62281229 A JP62281229 A JP 62281229A JP 28122987 A JP28122987 A JP 28122987A JP H01123459 A JPH01123459 A JP H01123459A
- Authority
- JP
- Japan
- Prior art keywords
- input
- protecting
- type
- protection
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、入力保護回路に関する。
従来の技術
近年、ＭＯ８集積回路に関する技術進歩は目ざましいも
のがある。微細加工技術がサブミクロンのレベルに達し
、データ処理速度の高速化と装置全体の低消費電力化へ
の要望が強くなるに従い、ＭＯ３集積回路の中でも電流
消費が内部トランジスタのスイッチング動作時にしか発
生しないという特長をもつ相補型ＭＯ８，いわゆる、Ｃ
ＭＯ８構成の集積回路が今後の主流となりつつある。
のがある。微細加工技術がサブミクロンのレベルに達し
、データ処理速度の高速化と装置全体の低消費電力化へ
の要望が強くなるに従い、ＭＯ３集積回路の中でも電流
消費が内部トランジスタのスイッチング動作時にしか発
生しないという特長をもつ相補型ＭＯ８，いわゆる、Ｃ
ＭＯ８構成の集積回路が今後の主流となりつつある。
しかしながら、微細加工が進めば進むほど、トランジス
タ等の能動領域を分離するため分離領域を形成する二酸
化珪素（Ｓｉ（ｈ）膜の膜厚も従来のものよりも薄くな
って来る。このことは、分離領域での閾値電圧の低下を
招く、この閾値電圧の低下を防止するために、分離層下
部にチャンネルストッパと称する不純物拡散を分離層形
成以前に実施している。この不純物濃度が一層濃（なっ
てきている。このようなプロセス条件の変化が、従来の
入力保護回路でのサージ耐圧の低下を招くようになって
きている。
タ等の能動領域を分離するため分離領域を形成する二酸
化珪素（Ｓｉ（ｈ）膜の膜厚も従来のものよりも薄くな
って来る。このことは、分離領域での閾値電圧の低下を
招く、この閾値電圧の低下を防止するために、分離層下
部にチャンネルストッパと称する不純物拡散を分離層形
成以前に実施している。この不純物濃度が一層濃（なっ
てきている。このようなプロセス条件の変化が、従来の
入力保護回路でのサージ耐圧の低下を招くようになって
きている。
従来の入力保護回路は、第２図に示すように、電源（Ｖ
ｏｏ）パッド２０１と、接地（ＧＮＤ）パッド２０２と
信号入力パッド２０３とがあり、信号入力パッド２０３
に金属配線１２で接続され、保護抵抗およびＮ型の保護
ダイオードとして機能するＮ形拡散領域２０４が金属配
線１３で接続されて、Ｐ型の保護ダイオード２０５とＮ
型の保護ダイオード２０６との入力保護手段と組合わさ
れて構成されている。
ｏｏ）パッド２０１と、接地（ＧＮＤ）パッド２０２と
信号入力パッド２０３とがあり、信号入力パッド２０３
に金属配線１２で接続され、保護抵抗およびＮ型の保護
ダイオードとして機能するＮ形拡散領域２０４が金属配
線１３で接続されて、Ｐ型の保護ダイオード２０５とＮ
型の保護ダイオード２０６との入力保護手段と組合わさ
れて構成されている。
発明が解決しようとする問題点
この構成の保護回路において、特に問題となるのは、入
力信号端子と接地端子間に正極性のサージ電圧を印加し
た場合である。入力信号端子と接地端子間に負極性のサ
ージ電圧を印加した場合は、Ｎ型の保護ダイオード２０
４が順方向に動作し、パッドから抵抗を介さずにサージ
電荷を吸収することができる。しかし、正極性の場合に
は、拡散領域２０４は保護抵抗として働き、サージ電荷
の吸収は、Ｐ型保護ダイオード２０５が行なうことにな
る。この時に、保護抵抗として動作する拡散領域２０４
の入力パッド側には、サージ電圧が直接的にかかるため
、逆方向バイアス下でのＰＮ接合破壊が発生しやすくな
る。サージ印加実験による結果では、この破壊は、特に
、金属配線１２と拡散領域２０４のオーミックなコンタ
クト部から、不純物濃度の高いチャンネルストッパ領域
との距離の短い経路で顕著に発生している。この現象は
、基板あるいはウェルの不純物濃度とチャンネルストッ
パ領域の不純物濃度との濃度差から、印加されたサージ
電界がこの部分に集中的にかかってしまうからである。
力信号端子と接地端子間に正極性のサージ電圧を印加し
た場合である。入力信号端子と接地端子間に負極性のサ
ージ電圧を印加した場合は、Ｎ型の保護ダイオード２０
４が順方向に動作し、パッドから抵抗を介さずにサージ
電荷を吸収することができる。しかし、正極性の場合に
は、拡散領域２０４は保護抵抗として働き、サージ電荷
の吸収は、Ｐ型保護ダイオード２０５が行なうことにな
る。この時に、保護抵抗として動作する拡散領域２０４
の入力パッド側には、サージ電圧が直接的にかかるため
、逆方向バイアス下でのＰＮ接合破壊が発生しやすくな
る。サージ印加実験による結果では、この破壊は、特に
、金属配線１２と拡散領域２０４のオーミックなコンタ
クト部から、不純物濃度の高いチャンネルストッパ領域
との距離の短い経路で顕著に発生している。この現象は
、基板あるいはウェルの不純物濃度とチャンネルストッ
パ領域の不純物濃度との濃度差から、印加されたサージ
電界がこの部分に集中的にかかってしまうからである。
問題点を解決するための手段
本発明は、このように高濃度のチャンネルストッパ領域
と保護抵抗を形成する拡散領域の表層部との間に、サー
ジ電圧印加時に電界集中が発生し、接合部が破壊するの
を防止するために、ゲート電極とソース電極とを共通接
続したＰ型保護トランジスタと、ゲート電極とソース電
極とを共通接続したＮ型保護トランジスタとを有し、か
つその一方の前記保護トランジスタのゲート電極部に狭
まれたドレイン領域による保護抵抗をそなえたものであ
る。
と保護抵抗を形成する拡散領域の表層部との間に、サー
ジ電圧印加時に電界集中が発生し、接合部が破壊するの
を防止するために、ゲート電極とソース電極とを共通接
続したＰ型保護トランジスタと、ゲート電極とソース電
極とを共通接続したＮ型保護トランジスタとを有し、か
つその一方の前記保護トランジスタのゲート電極部に狭
まれたドレイン領域による保護抵抗をそなえたものであ
る。
作用
この発明によると、入力パッド近傍に配設された負荷抵
抗結合のＰ型およびＮ型ＭＯＳトランジスタによってサ
ージ電圧を吸収すると共に、ドレイン領域による保護抵
抗で入力信号を受けるから、接合破壊が起らず、高耐圧
の入力保護作用をなすこ、とができる。
抗結合のＰ型およびＮ型ＭＯＳトランジスタによってサ
ージ電圧を吸収すると共に、ドレイン領域による保護抵
抗で入力信号を受けるから、接合破壊が起らず、高耐圧
の入力保護作用をなすこ、とができる。
実施例
次に本発明の実施例について図面を参照しながら説明す
る。
る。
・第１図に示した本発明の実施例は、電源（Ｖｏｏ）パ
ッド１０１．接地パッド（ＧＮＤ）１０２．信号入力パ
ッド１０３を有し、さらに、入力パッド１０３から金属
配線３を介してドレイン部に接続されたＰ型保護トラン
ジスタ１０４と、同入力パッド１０３と金属配線３を介
してドレイン部に接続されたＮ型保護トランジスタ１０
５とをそなえ、かつこのＮ型保護トランジスタ１０５の
ドレイン領域を一端の金属配線３と他端の金属配線４と
の間で直列抵抗体として作用するように接続された保護
抵抗１０６とから構成される。なお、このＮ型保護トラ
ンジスタ１０５のドレイン領域は、ゲート電極部、すな
わち、チャネル領域で周辺を囲まれた構造が適する。
ッド１０１．接地パッド（ＧＮＤ）１０２．信号入力パ
ッド１０３を有し、さらに、入力パッド１０３から金属
配線３を介してドレイン部に接続されたＰ型保護トラン
ジスタ１０４と、同入力パッド１０３と金属配線３を介
してドレイン部に接続されたＮ型保護トランジスタ１０
５とをそなえ、かつこのＮ型保護トランジスタ１０５の
ドレイン領域を一端の金属配線３と他端の金属配線４と
の間で直列抵抗体として作用するように接続された保護
抵抗１０６とから構成される。なお、このＮ型保護トラ
ンジスタ１０５のドレイン領域は、ゲート電極部、すな
わち、チャネル領域で周辺を囲まれた構造が適する。
次に、以上のように構成された本発明の実施例の動作を
第１図を用いて説明する。
第１図を用いて説明する。
まず、外部より信号入力パッド１０３に入力される信号
ＶＩＮの電位が、電源電圧ＶＯＯより大きく、Ｐ型トラ
ンジスタ１０４の閾値電圧をＶＴＰとした時、 ＶＩＮ＝ＶＤＤ＋ ｌ ＶＴＰ ｌ ・
・・・・・（１）を満たすならば、Ｐ型トランジスタ１
０４は、ターンオン状態となり、Ｐ型トランジスタ１０
４の金属配線３に接続された側の電位が （Ｖｏｏ＋ ｌ ＶＴＰ ｌ ）となるようにクランプ
回路として機能する。次に、Ｎ型の保護トランジスタは
、上記のＰ型トランジスタの場合とは逆に、信号入力パ
ッド１０３に入力される信号ＶＩＮの電位が、接地電位
Ｖ ＧＮＤより低く、Ｎ型トランジスタ１０５の閾値電
圧をＶＩＮとした時、 ＶＩＮｉ； ＶＧＮＤ ＶＴＮ ・
・・・”（２）を満たすならば、Ｎ型トランジスタ１０
５は、ターンオン状態となり、Ｎ型トランジスタ１０５
の金属配線３に接続された側の電位が、 （ＶＧＮＤ Ｉ ＶＴＮ ｌ ）となるようにクラン
プ回路として機能する。次に、保護抵抗１０６は、保護
トランジスタ１０４．１０５がクランプ回路として機能
する過渡的な状態で、金属配線３の電位が一時的に、Ｖ
ｏｏ＋ ｌ ＶＴＰ ｌよりも高くなったり、ＶＧＮＤ
Ｉ ＶＴＮ ｌよりも低くなった場合に、その電位
が直接的に入力段のトランジスタ１０７．１０８のゲー
ト部にかかることによるゲート酸化膜での破壊を防止す
るために入れられていて、電流通過に伴なう電位降下に
より入力段トランジスタ１０７゜１０８のゲート保護を
行なう。
ＶＩＮの電位が、電源電圧ＶＯＯより大きく、Ｐ型トラ
ンジスタ１０４の閾値電圧をＶＴＰとした時、 ＶＩＮ＝ＶＤＤ＋ ｌ ＶＴＰ ｌ ・
・・・・・（１）を満たすならば、Ｐ型トランジスタ１
０４は、ターンオン状態となり、Ｐ型トランジスタ１０
４の金属配線３に接続された側の電位が （Ｖｏｏ＋ ｌ ＶＴＰ ｌ ）となるようにクランプ
回路として機能する。次に、Ｎ型の保護トランジスタは
、上記のＰ型トランジスタの場合とは逆に、信号入力パ
ッド１０３に入力される信号ＶＩＮの電位が、接地電位
Ｖ ＧＮＤより低く、Ｎ型トランジスタ１０５の閾値電
圧をＶＩＮとした時、 ＶＩＮｉ； ＶＧＮＤ ＶＴＮ ・
・・・”（２）を満たすならば、Ｎ型トランジスタ１０
５は、ターンオン状態となり、Ｎ型トランジスタ１０５
の金属配線３に接続された側の電位が、 （ＶＧＮＤ Ｉ ＶＴＮ ｌ ）となるようにクラン
プ回路として機能する。次に、保護抵抗１０６は、保護
トランジスタ１０４．１０５がクランプ回路として機能
する過渡的な状態で、金属配線３の電位が一時的に、Ｖ
ｏｏ＋ ｌ ＶＴＰ ｌよりも高くなったり、ＶＧＮＤ
Ｉ ＶＴＮ ｌよりも低くなった場合に、その電位
が直接的に入力段のトランジスタ１０７．１０８のゲー
ト部にかかることによるゲート酸化膜での破壊を防止す
るために入れられていて、電流通過に伴なう電位降下に
より入力段トランジスタ１０７゜１０８のゲート保護を
行なう。
発明の効果
本発明が、従来のもの異なる点は、第２図の従来例では
、ＶＩＮ≧ＶＤＤ＋１ｖＴＰ１という正極性のサージ電
圧に対して、保護抵抗２０４を通して保護ダイオード２
０５によりクランプするように設計されているわけであ
るが、保護抵抗として動作する拡散領域２０４の入力パ
ッド側には、サージ電圧が直接的にかかるため、入力パ
ッドからの金属配線１２と拡散領域２０４のオーミック
接続をするコンタクト部から、不純物濃度の高いチャン
ネルストッパ領域との距離が最も短かい経路で、逆方向
バイアス下でのＰＮ接合破壊が発生しやすいという欠点
があるのに対して、本発明では、まず保護トランジスタ
１０４，１０５でサージ印加電圧を受けた後に、保護ト
ランジスタ１０５のゲート部に囲まれたドレイン領域に
よる保護抵抗で受ける構成になって、従来例で発生しや
すいチャンネルストッパ領域と不純物拡散による保護抵
抗領域間でのＰＮ接合破壊の原因となる物理的な構造を
取り除き、高品質な入力保護回路を実現することができ
るものである。
、ＶＩＮ≧ＶＤＤ＋１ｖＴＰ１という正極性のサージ電
圧に対して、保護抵抗２０４を通して保護ダイオード２
０５によりクランプするように設計されているわけであ
るが、保護抵抗として動作する拡散領域２０４の入力パ
ッド側には、サージ電圧が直接的にかかるため、入力パ
ッドからの金属配線１２と拡散領域２０４のオーミック
接続をするコンタクト部から、不純物濃度の高いチャン
ネルストッパ領域との距離が最も短かい経路で、逆方向
バイアス下でのＰＮ接合破壊が発生しやすいという欠点
があるのに対して、本発明では、まず保護トランジスタ
１０４，１０５でサージ印加電圧を受けた後に、保護ト
ランジスタ１０５のゲート部に囲まれたドレイン領域に
よる保護抵抗で受ける構成になって、従来例で発生しや
すいチャンネルストッパ領域と不純物拡散による保護抵
抗領域間でのＰＮ接合破壊の原因となる物理的な構造を
取り除き、高品質な入力保護回路を実現することができ
るものである。
第１図は本発明の一実施例を示す回路図、第２図は入力
保護回路の従来例を示す回路図である。 １．２．３，４．１０．１１，１２．１３・旧・・金属
配線、１０１・・・・・・電源パッド、１０２・旧・・
接地パッド、１０３・・・・・・入力パッド、１０４・
旧・・Ｐ型保護トランジスタ、１０５・旧・・Ｎ型保護
トランジスタ、１０６・・・・・・Ｎ型保護トランジス
タのドレイン領域を用いた保護抵抗、１０７．１０８・
旧・・入力段トランジスタ、２０１・・・・・・電源パ
ッド、２０２・・・・・・接地パッド、２０３・・・・
・・入力バッド、２０４・・・・・・保護抵抗兼Ｎ型保
護ダイオード、２０５・・・・・・Ｐ型保護ダイオード
、２０６・・・・・・Ｎ型保護ダイオード、２０７．２
０８・・・・・・入力段トランジスタ。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 第２図
保護回路の従来例を示す回路図である。 １．２．３，４．１０．１１，１２．１３・旧・・金属
配線、１０１・・・・・・電源パッド、１０２・旧・・
接地パッド、１０３・・・・・・入力パッド、１０４・
旧・・Ｐ型保護トランジスタ、１０５・旧・・Ｎ型保護
トランジスタ、１０６・・・・・・Ｎ型保護トランジス
タのドレイン領域を用いた保護抵抗、１０７．１０８・
旧・・入力段トランジスタ、２０１・・・・・・電源パ
ッド、２０２・・・・・・接地パッド、２０３・・・・
・・入力バッド、２０４・・・・・・保護抵抗兼Ｎ型保
護ダイオード、２０５・・・・・・Ｐ型保護ダイオード
、２０６・・・・・・Ｎ型保護ダイオード、２０７．２
０８・・・・・・入力段トランジスタ。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 第２図
Claims (1)
- ゲート電極とソース電極とを共通接続したＰ型保護ト
ランジスタと、ゲート電極とソース電極とを共通接続し
たＮ型保護トランジスタとを有し、かつその一方の前記
保護トランジスタのドレイン領域による保護抵抗をそな
えたことを特徴とする入力保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62281229A JPH01123459A (ja) | 1987-11-06 | 1987-11-06 | 入力保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62281229A JPH01123459A (ja) | 1987-11-06 | 1987-11-06 | 入力保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01123459A true JPH01123459A (ja) | 1989-05-16 |
Family
ID=17636165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62281229A Pending JPH01123459A (ja) | 1987-11-06 | 1987-11-06 | 入力保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01123459A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0417672U (ja) * | 1990-06-05 | 1992-02-13 | ||
| JP2004023402A (ja) * | 2002-06-14 | 2004-01-22 | Ricoh Co Ltd | Ｉｏセル回路 |
| US7591063B2 (en) | 2001-01-09 | 2009-09-22 | Black & Decker Inc. | Method of making an armature |
-
1987
- 1987-11-06 JP JP62281229A patent/JPH01123459A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0417672U (ja) * | 1990-06-05 | 1992-02-13 | ||
| US7591063B2 (en) | 2001-01-09 | 2009-09-22 | Black & Decker Inc. | Method of making an armature |
| JP2004023402A (ja) * | 2002-06-14 | 2004-01-22 | Ricoh Co Ltd | Ｉｏセル回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4295176A (en) | Semiconductor integrated circuit protection arrangement | |
| KR100275252B1 (ko) | 정전 방전 보호 회로 | |
| US3787717A (en) | Over voltage protection circuit lateral bipolar transistor with gated collector junction | |
| US4449158A (en) | Input protection circuit for MIS transistor | |
| JPH0151070B2 (ja) | ||
| JPH08288403A (ja) | 低電圧トリガーシリコン制御整流器を使用したｃｍｏｓ静電放電保護回路 | |
| JPH06196634A (ja) | 空乏制御型分離ステージ | |
| JPH11295684A (ja) | Ｌｃｄコントローラーｉｃの保護回路 | |
| US5949634A (en) | Electrostatic discharge protection circuit triggered by MOS transistor | |
| JP3320872B2 (ja) | Ｃｍｏｓ集積回路装置 | |
| JPH1145797A (ja) | 静電保護回路 | |
| JPH0653497A (ja) | 入出力保護回路を備えた半導体装置 | |
| JP2602974B2 (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| US5532896A (en) | Distributed silicon controlled rectifiers for ESD protection | |
| JP2753191B2 (ja) | 半導体装置 | |
| JPS6248060A (ja) | 相補性回路技術による集積回路 | |
| US6414830B1 (en) | ESD protection circuit for integrated circuit with operating voltages exceeding power supply voltages | |
| JPS6010767A (ja) | 半導体装置 | |
| JPH05315552A (ja) | 半導体保護装置 | |
| JPH06177328A (ja) | 入出力保護素子用ｍｉｓトランジスタ | |
| JPS63301558A (ja) | 半導体集積回路装置 | |
| JP2822395B2 (ja) | Ｃｃｄ | |
| JPS62279675A (ja) | 半導体集積回路の保護回路 | |
| JPH01225361A (ja) | 入力保護回路 | |
| JPH04359561A (ja) | Ｃｍｏｓ集積回路 |