JPH0112488B2 - - Google Patents

Info

Publication number
JPH0112488B2
JPH0112488B2 JP58054843A JP5484383A JPH0112488B2 JP H0112488 B2 JPH0112488 B2 JP H0112488B2 JP 58054843 A JP58054843 A JP 58054843A JP 5484383 A JP5484383 A JP 5484383A JP H0112488 B2 JPH0112488 B2 JP H0112488B2
Authority
JP
Japan
Prior art keywords
pulse
output
counter
circuit
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58054843A
Other languages
Japanese (ja)
Other versions
JPS59181127A (en
Inventor
Susumu Kubota
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rhythm Co Ltd
Original Assignee
Rhythm Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rhythm Watch Co Ltd filed Critical Rhythm Watch Co Ltd
Priority to JP58054843A priority Critical patent/JPS59181127A/en
Publication of JPS59181127A publication Critical patent/JPS59181127A/en
Publication of JPH0112488B2 publication Critical patent/JPH0112488B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Description

【発明の詳細な説明】 本発明は脈拍計、特に消費電流を削減した脈拍
計に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pulse meter, and particularly to a pulse meter with reduced current consumption.

従来より脈拍検出原理としては、光電脈検出方
式と心電位検出方式とがあり、それぞれ相反する
長所及び短所を持つている。すなわち前者におい
ては、長所として信号が大きく取れ電気的ノイズ
に強い、短所としてセンサ構造が比較的簡単でな
くセンサ部での消費電力が多いことがあげられ、
後者においてはこれとは逆の長所短所があげられ
る。
Conventionally, there have been two methods of pulse detection: a photoelectric pulse detection method and a cardiac potential detection method, each of which has contradictory advantages and disadvantages. In other words, the former has the advantage of being able to obtain a large signal and being resistant to electrical noise, and the disadvantage of the former is that the sensor structure is relatively simple and the sensor part consumes a lot of power.
The latter has opposite advantages and disadvantages.

ここで検出信号の信頼性面から見れば前者の方
が有利であるが、消費電流の面から見れば前者の
方が不利であり、その実用化に大きな障害となつ
ていた。
Here, the former is more advantageous in terms of the reliability of the detection signal, but the former is disadvantageous in terms of current consumption, which has been a major obstacle to its practical application.

本発明は上記従来の課題に鑑みなされたもので
あり、その目的は、脈拍検出の信頼性を損なうこ
となく、消費電流を削減することのできる脈拍計
を提供することにある。
The present invention has been made in view of the above-mentioned conventional problems, and an object of the present invention is to provide a pulse meter that can reduce current consumption without impairing the reliability of pulse detection.

本発明は、上記目的を達成するために、脈拍セ
ンサの動作は断続的に一定時間のみ有効とし、脈
拍数の変化量が小さくなるにつれて脈拍センサの
動作が無効になつたときから次回の動作が有効に
なるときまでの時間を長くしたことを特徴とす
る。
In order to achieve the above object, the present invention makes the operation of the pulse sensor intermittently effective only for a certain period of time, and as the amount of change in the pulse rate becomes smaller, the next operation starts from the time when the operation of the pulse sensor becomes invalid. It is characterized by a longer time until it becomes effective.

以下図面に基づいて本発明の好適な実施例を説
明する。
Preferred embodiments of the present invention will be described below based on the drawings.

第1図は本発明を適用した脈拍計付時計の外形
図であり、本実施例では時計の基準信号発生手段
と脈拍計の基準信号発生手段とを兼用している。
FIG. 1 is an external view of a timepiece with a pulse meter to which the present invention is applied, and in this embodiment, the reference signal generation means of the timepiece and the reference signal generation means of the pulsemeter are also used.

本体ケース2には液晶表示セル等を用いた表示
器4が配設されており、表示器4は時刻表示部4
a及び独立のタイマ表示部4bとで構成してい
る。そして時刻表示部4aは後述するストツプウ
オツチモード時にはストツプウオツチ表示に切換
え可能であり、タイマ表示部4bは120分のタイ
マのタイマ時間表示を行ない、後述する脈拍モー
ド時には脈拍数表示に切換え可能である。なお本
実施例では脈拍モード時においては、時刻表示部
4aに強制的にストツプウオツチ表示に切換わ
る。
A display device 4 using a liquid crystal display cell or the like is disposed in the main body case 2, and the display device 4 is connected to a time display section 4.
a and an independent timer display section 4b. The time display section 4a can be switched to a stopwatch display when in a stopwatch mode (described later), and the timer display section 4b can be switched to display a 120-minute timer, and can be switched to a pulse rate display when in a pulse rate mode (described later). be. In this embodiment, in the pulse mode, the time display section 4a is forcibly switched to a stopwatch display.

また本体ケース2の側面及び上面には時間、特
に脈拍の測定時に指を動きにくくするため、指を
装着するための指装着部6a〜6eが形成されて
おり、6aは親指、6b〜6eはそれぞれ人指し
指、中指、薬指及び子指を装着する。なお本実施
例では、本体ケース2に凹陥部を形成して指装着
部としたが、指の枠、縁取りをするための突起部
を形成してもよい。
In addition, finger attachment parts 6a to 6e are formed on the side and top surfaces of the main body case 2, in order to make it difficult for the fingers to move when measuring the time, especially the pulse. Attach the index finger, middle finger, ring finger, and little finger, respectively. In this embodiment, a concave portion is formed in the main body case 2 to serve as a finger attachment portion, but a protrusion for framing or edging the finger may also be formed.

本体ケース2の側面にはもう一つの凹陥部8が
形成され、そこにはモードスイツチ10が設けら
れている。モードスイツチ10は時計機能モード
を切換えるスイツチであり、押圧することにより
実行可能となる。なお本実施例では現時刻モード
→タイマモード→ストツプウオツチモード→修正
モード→現時刻モードの様にサイクリツクに切換
え可能である。
Another recessed portion 8 is formed on the side surface of the main body case 2, and a mode switch 10 is provided therein. The mode switch 10 is a switch for changing the watch function mode, and becomes executable when pressed. In this embodiment, it is possible to switch cyclically from current time mode to timer mode to stopwatch mode to correction mode to current time mode.

修正スイツチ12は指装着部6a内に設けら
れ、修正モード時には時刻修正信号を、タイマモ
ード及びストツプウオツチモード時にはスタート
信号及びストツプ信号を、それぞれ形成して出力
するものであり、リセツトスイツチ14は指装着
部6b内に設けられ、タイマモード及びストツプ
ウオツチモード時に表示をリセツトするものであ
る。
The correction switch 12 is provided in the finger attachment part 6a, and forms and outputs a time correction signal in the correction mode, and a start signal and a stop signal in the timer mode and stopwatch mode. is provided in the finger attachment portion 6b and resets the display in the timer mode and stopwatch mode.

指保持カバー16は脈拍を検出する指をより確
実に保持して測定を安定させるための着脱可能な
カバーであり、第2図により詳細に説明する。
The finger holding cover 16 is a removable cover for more securely holding the finger used for pulse detection to stabilize measurement, and will be explained in detail with reference to FIG. 2.

指保持カバー16は半円筒状のもので、その内
環にはスポンジ等の弾性部材17を附着してお
り、その外環には突起部材16a〜16d(16
c,16dは図示せず)を形成している。
The finger holding cover 16 has a semi-cylindrical shape, and has an elastic member 17 such as a sponge attached to its inner ring, and protruding members 16a to 16d (16
c and 16d are not shown).

一方指装着部6dの両壁面には指保持カバー1
6の突起部材16a〜16dを挿入固着可能とす
る固着溝18及び20が形成されている。
On the other hand, finger holding covers 1 are provided on both walls of the finger attachment part 6d.
Fixing grooves 18 and 20 are formed into which the six protruding members 16a to 16d can be inserted and fixed.

また一方の壁面には脈拍を測定可能な状態とす
る脈拍モードに設定するための設定スイツチ22
が設けられている。設定スイツチ22は押圧され
ている期間のみ有効となるスイツチで、本実施例
では指保持カバー16を挿入固着することにより
実行される。
Also, on one wall is a setting switch 22 for setting the pulse mode in which the pulse can be measured.
is provided. The setting switch 22 is a switch that is valid only while it is pressed, and in this embodiment is activated by inserting and fixing the finger holding cover 16.

さらに指装着部6dには、第3図に示す様に、
指の装着面に脈拍センサ24とその近傍に測定ス
イツチ26とが設けられている。測定スイツチ2
6は脈拍モード期間のみ有効となり、押圧されて
いる期間のみ脈拍測定手段を動作させるスイツチ
である。
Furthermore, as shown in FIG. 3, the finger attachment part 6d has
A pulse sensor 24 and a measurement switch 26 are provided on the finger attachment surface and in the vicinity thereof. Measuring switch 2
Reference numeral 6 denotes a switch that is valid only during the pulse mode period and operates the pulse measuring means only during the period in which it is pressed.

以下第4図の回路ブロツク図を用いて動作につ
いて説明する。
The operation will be explained below using the circuit block diagram shown in FIG.

水晶振動子等を含む基準信号発生器28及び分
周回路30で構成された基準信号発生手段により
形成された基準信号30aが計時カウンタ32で
計時され、その計時された時刻信号が表示切換回
路34を介してデコーダ・ドライバ36に供給さ
れて表示器4内の時刻表示部4aにて時刻表示が
行なわれ、周知のデジタル表示計が構成されてい
る。
A reference signal 30a generated by a reference signal generating means constituted by a reference signal generator 28 including a crystal oscillator and a frequency dividing circuit 30 is timed by a time counter 32, and the timed time signal is sent to a display switching circuit 34. The signal is supplied to the decoder/driver 36 via the display 4, and the time is displayed on the time display section 4a in the display 4, forming a well-known digital display.

リングカウンタを構成するフリツプフロツプ
(以下FFと称す)38〜44のクロツク入力端子
φ1〜φ4にはモードスイツチ10の出力が供給さ
れており、モードスイツチ10の操作に伴なつて
出力状態がサイクリツクに変化する。Q1出力が
「H」レベルの時は現在時刻モード、Q2出力が
「H」レベルの時はタイマモード、Q3出力が
「H」レベルの時はストツプウオツチモード、Q4
出力が「H」レベルの時は修正モードである。
The output of the mode switch 10 is supplied to the clock input terminals φ 1 to φ 4 of flip-flops (hereinafter referred to as FF) 38 to 44 constituting the ring counter, and the output state changes cyclically as the mode switch 10 is operated. Changes to When Q1 output is "H" level, it is in current time mode, when Q2 output is "H" level, it is in timer mode, when Q3 output is "H" level, it is in stopwatch mode, Q4
When the output is at the "H" level, it is the correction mode.

タイマモードが設定された場合には、Q2出力
が制御端子に供給されているゲート回路46が開
状態となつて修正スイツチ12の出力を出力46
aに、リセツトスイツチ14の出力を出力46b
に発生可能とする。出力46aはオアゲートを介
して、信号が入力されるとその時の出力を反転さ
せて記憶するスイツチ回路50に供給され、その
記憶出力はアンドゲート52の入力端子に供給さ
れている。アンドゲート52には基準信号30a
も供給されており、スイツチ回路50の出力が
「H」レベルに記憶された期間だけ基準信号30
aをタイマカウンタ54に供給してタイマ計時が
行なわれる。そしてタイマ計時信号は表示切換回
路56を介してデコーダ・ドライバ36に供給さ
れてタイマ表示部4bにてタイマ時間が表示され
る。マルチプレクサ58の入力端子には出力46
bとタイマカウンタ54の途中信号54a、本実
施例では8秒信号とが供給され、出力をタイマカ
ウンタ54のリセツト端子Rに供給している。マ
ルチプレクサ54の制御端子には設定スイツチ2
2の出力が供給されており、その出力が「L」レ
ベルの時は出力46bを選択し、「H」レベルの
時は途中信号54aを選択してタイマカウンタ5
4をリセツトする。従つて本実施例においては、
指保持カバー16が挿入固着されて設定スイツチ
22が押圧されている期間は、タイマカウンタ5
4は8秒カウンタとして動作することになる。ま
たタイマカウンタ54が最高120分までのタイマ
時間を計時終了した後にはタイマ出力54bが音
発生回路60に供給されてタイマ音が発音され
る。
When the timer mode is set, the gate circuit 46 to which the Q2 output is supplied to the control terminal is in an open state and the output of the correction switch 12 is output 46.
Output the output of the reset switch 14 to the output 46b.
It is assumed that this can occur. The output 46a is supplied via an OR gate to a switch circuit 50 which inverts and stores the output at that time when a signal is input, and its storage output is supplied to the input terminal of an AND gate 52. The AND gate 52 has a reference signal 30a.
is also supplied, and the reference signal 30 is supplied only during the period when the output of the switch circuit 50 is stored at the "H" level.
A is supplied to the timer counter 54 to perform timer timing. The timer clock signal is then supplied to the decoder/driver 36 via the display switching circuit 56, and the timer time is displayed on the timer display section 4b. The input terminal of multiplexer 58 has output 46.
b and an intermediate signal 54a of the timer counter 54, an 8 second signal in this embodiment, and the output is supplied to the reset terminal R of the timer counter 54. A setting switch 2 is connected to the control terminal of the multiplexer 54.
2 output is supplied, and when the output is "L" level, the output 46b is selected, and when it is "H" level, the intermediate signal 54a is selected and the timer counter 5
Reset 4. Therefore, in this example,
During the period when the finger holding cover 16 is inserted and fixed and the setting switch 22 is pressed, the timer counter 5
4 will operate as an 8 second counter. Further, after the timer counter 54 finishes counting the timer time up to 120 minutes, the timer output 54b is supplied to the sound generation circuit 60 and a timer sound is generated.

スイツプウオツチモードが設定された場合にも
同様に、ゲート回路62が開状態となつて修正ス
イツチ12の出力を出力62aに、リセツトスイ
ツチ14の出力を出力62bに発生可能とする。
出力62aはスイツチ回路64を介してアンドゲ
ート66に供給され、アンドゲート66の他方の
入力端子には分周回路30から、本実施例では、
100分の1秒信号が供給され、スイツチ回路64
の出力が「H」レベルに記憶されている期間だけ
100分の1秒信号をスイツプウオツチカウンタ6
8に供給してストツプウオツチ計時が行なわれ
る。そしてストツプウオツチ計時信号は表示切換
回路34に供給される。この時表示切換回路34
には、「H」レベルであるQ3出力が供給されてお
り、デコーダ・ドライバ36にはストツプウオツ
チ計時信号が選択されて供給され、時刻表示部4
aにてストツプウオツチ時間が表示される。また
出力62bはストツプウオツチカウンタ68のリ
セツト端子Rに供給されている。
Similarly, when the switch watch mode is set, the gate circuit 62 is opened, allowing the output of the correction switch 12 to be generated at the output 62a and the output of the reset switch 14 to be generated at the output 62b.
The output 62a is supplied to an AND gate 66 via a switch circuit 64, and the other input terminal of the AND gate 66 is supplied with a signal from the frequency dividing circuit 30.
A 1/100 second signal is supplied and the switch circuit 64
Only during the period when the output of is stored at “H” level.
Switch watch counter 6 for 1/100 second signal
8, and stopwatch timing is performed. The stopwatch timing signal is then supplied to the display switching circuit 34. At this time, the display switching circuit 34
is supplied with the Q3 output at the "H" level, and a stopwatch clock signal is selected and supplied to the decoder/driver 36, and the time display section 4
The stop watch time is displayed at a. The output 62b is also supplied to the reset terminal R of the stopwatch counter 68.

修正スイツチ12の出力はアンドゲート70に
も供給されており、修正モードが設定された場合
にはその出力を計時カウンタ32に供給している
アンドゲート70が開状態となつて時刻修正が可
能となる。もちろんこの時はQ3出力が「L」レ
ベルであるため表示切換回路34は時刻信号を選
択している。
The output of the correction switch 12 is also supplied to the AND gate 70, and when the correction mode is set, the AND gate 70, which supplies the output to the time counter 32, is opened and the time can be corrected. Become. Of course, at this time, the Q3 output is at the "L" level, so the display switching circuit 34 selects the time signal.

一方、設定スイツチ22の出力はFF38,FF
40,44のリセツト端子R1,R2,R4とFF42
のセツト端子S3に供給されており、指保持カバー
16が挿入固着されている期間は、モードスイツ
チ10の操作に関わらずに、強制的にストツプウ
オツチモードに設定されることになる。また設定
スイツチ22の出力はインバータ72及びワンシ
ヨツト回路74を介してFF38のリセツト端子
S1とFF42のリセツト端子R3に供給されており、
指保持カバー16を離脱した後には強制的に現時
刻モードに設定される。
On the other hand, the output of the setting switch 22 is FF38, FF
40, 44 reset terminals R 1 , R 2 , R 4 and FF42
During the period when the finger holding cover 16 is inserted and fixed, the stop watch mode is forcibly set regardless of the operation of the mode switch 10. In addition, the output of the setting switch 22 is sent to the reset terminal of the FF 38 via an inverter 72 and a one-shot circuit 74.
Supplied to S 1 and reset terminal R 3 of FF42,
After the finger holding cover 16 is removed, the current time mode is forcibly set.

そしてこの設定スイツチ22の出力が「H」レ
ベルである場合には、前述の様に、マルチプレク
サ58はタイマカウンタ54の8秒信号である途
中信号54aを選択するため、タイマカウンタ5
4は8秒カウンタとして動作することになり、本
実施例においては、この8秒カウンタを基準信号
30aを一定時間カウントするための測定時間カ
ウンタとして用いる。すなわち本実施例ではタイ
マカウンタ54を測定時間カウンタと兼用させて
いるのである。
When the output of the setting switch 22 is at the "H" level, the multiplexer 58 selects the intermediate signal 54a, which is the 8 second signal of the timer counter 54, as described above.
4 operates as an 8-second counter, and in this embodiment, this 8-second counter is used as a measurement time counter for counting the reference signal 30a for a certain period of time. That is, in this embodiment, the timer counter 54 is also used as a measurement time counter.

測定スイツチ26の出力は設定スイツチ22の
出力が「H」レベルの時に開状態となるアンドゲ
ート76及びオアゲート78を介してワンシヨツ
ト回路80に供給されている。本実施例において
は、このオアゲート78とワンシヨツト回路80
とで測定時間カウンタのカウントを開始させる動
作開始手段を構成しており、その出力をオアゲー
ト48に供給している。
The output of the measurement switch 26 is supplied to a one-shot circuit 80 via an AND gate 76 and an OR gate 78, which are open when the output of the setting switch 22 is at the "H" level. In this embodiment, this OR gate 78 and the one-shot circuit 80
These constitute operation starting means for starting the counting of the measurement time counter, and the output thereof is supplied to the OR gate 48.

またワンシヨツト回路80の出力はFF82の
セツト端子S5にも供給されており、FF82のQ5
出力を脈拍センサ24に供給している。脈拍セン
サ24はこのQ出力が「H」レベルの時のみ動作
を有効とするもので、この時脈拍検出を行なつて
脈拍に対応したパルスを出力する。そしてFF8
2のリセツト端子R5にはマルチプレクサ58の
出力が、設定スイツチ22の出力が「H」レベル
である時のみ開状態となるアンドゲート86を介
して、供給されており、この出力信号によつて
Q5出力が「L」レベルとなつて脈拍センサ24
の動作が無効となる。本実施例においては、この
FF82によつて動作開始手段の出力信号によつ
て脈拍センサ24の動作を有効としかつ測定時間
カウンタのカウント終了信号によつて脈拍センサ
24の動作を無効とするセンサ制御手段を構成し
ている。なおアンドゲート86の出力はオアゲー
ト48及び後述するパルス分配回路94にも供給
している。
The output of the one-shot circuit 80 is also supplied to the set terminal S5 of the FF82, and the output of the one-shot circuit 80 is also supplied to the set terminal S5 of the FF82.
The output is supplied to a pulse sensor 24. The pulse sensor 24 is activated only when the Q output is at the "H" level, and at this time it detects the pulse and outputs a pulse corresponding to the pulse. And FF8
The output of the multiplexer 58 is supplied to the reset terminal R5 of No. 2 through an AND gate 86 that is open only when the output of the setting switch 22 is at the "H" level.
Q5 output becomes “L” level and pulse sensor 24
operation becomes invalid. In this example, this
The FF 82 constitutes a sensor control means that enables the operation of the pulse sensor 24 according to the output signal of the operation start means and disables the operation of the pulse sensor 24 according to the count end signal of the measurement time counter. Note that the output of the AND gate 86 is also supplied to the OR gate 48 and a pulse distribution circuit 94, which will be described later.

脈拍センサ24の出力パルスは脈拍カウンタ8
8においてカウントされ、そのカウント値を記憶
回路90及び92のデータ入力端子に供給してい
る。そして記憶回路90のセツト端子にはパルス
分配回路94の出力94aが、記憶回路92のセ
ツト端子にはパルス分配回路94の出力94bb
が、それぞれ供給されている。パルス分配回路9
4は、その入力信号を出力94aか出力94bの
どちらか一方だけに出力する回路で、この出力の
選択は交互に行なわれる。例えば1発目のパルス
は出力94aに、2発目のパルスは出力94b
に、3発目は94aに、という具合である。また
この出力94a及び出力94bはオアゲート96
及び遅延回路98を介して脈拍カウンタ88のリ
セツト端子Rにも供給している。従つて測定時間
カウンタを兼ねているタイマカウンタ54から終
了信号である8秒信号が出力される毎に脈拍カウ
ンタの新たなカウント値が記憶回路90及び92
で交互に記憶されることになる。なお記憶回路9
0及び92のリセツト端子にはワンシヨツト回路
74の出力74bが供給されている。
The output pulse of the pulse sensor 24 is sent to the pulse counter 8.
8 and supplies the count value to data input terminals of storage circuits 90 and 92. The output 94a of the pulse distribution circuit 94 is connected to the set terminal of the memory circuit 90, and the output 94bb of the pulse distribution circuit 94 is connected to the set terminal of the memory circuit 92.
are supplied respectively. Pulse distribution circuit 9
Reference numeral 4 designates a circuit that outputs the input signal to only one of the outputs 94a and 94b, and the selection of this output is performed alternately. For example, the first pulse is sent to output 94a, and the second pulse is sent to output 94b.
Then, the third shot hit 94a, and so on. Further, the output 94a and the output 94b are connected to the OR gate 96.
It is also supplied to the reset terminal R of the pulse counter 88 via the delay circuit 98. Therefore, each time the timer counter 54, which also serves as a measurement time counter, outputs an 8-second signal as an end signal, a new count value of the pulse counter is stored in the memory circuits 90 and 92.
will be memorized alternately. Note that the memory circuit 9
The output 74b of the one shot circuit 74 is supplied to the reset terminals 0 and 92.

そして記憶回路90及び92の記憶値は脈拍変
換回路100で1分当りの脈拍数に変換されて、
表示切換回路102を介して表示切換回路56に
供給される。表示切換回路102にはセツト端子
S6にパルス分配回路94の出力94aが、リセツ
ト端子R6に出力94bが供給されたFF104の
Q6出力が供給されており、Q6出力が「H」レベ
ルの時は記憶回路90の記憶値を、「L」レベル
の時は記憶回路92の記憶値を、それぞれ選択し
て表示切換回路56に供給する。そして表示切換
回路56には設定スイツチ22の出力が供給され
ており、その出力「L」レベルの時はタイマカウ
ンタ54のカウント値を「H」レベルの時は表示
切換回路102の出力信号を、それぞれ選択して
デコーダ・ドライバ36に供給してタイマ表示部
4bにて、それぞれ表示が行なわれる。
The values stored in the memory circuits 90 and 92 are then converted into a pulse rate per minute by a pulse rate conversion circuit 100.
The signal is supplied to the display switching circuit 56 via the display switching circuit 102. The display switching circuit 102 has a set terminal.
The output 94a of the pulse distribution circuit 94 is supplied to S6 , and the output 94b is supplied to the reset terminal R6 of the FF104.
Q 6 output is supplied, and when the Q 6 output is "H" level, the stored value of the memory circuit 90 is selected, and when it is "L" level, the stored value of the memory circuit 92 is selected, respectively, and the display switching circuit selects the stored value of the memory circuit 92. 56. The output of the setting switch 22 is supplied to the display switching circuit 56, and when the output is "L" level, the count value of the timer counter 54 is supplied, and when the output is "H" level, the output signal of the display switching circuit 102 is supplied. Each is selected and supplied to the decoder/driver 36, and displayed on the timer display section 4b.

また記憶手段の記憶値と脈拍カウンタ88のカ
ウント値とを比較してその差を出力する演算回路
106には、本実施例では、記憶回路90及び9
2の記憶値が供給されており、その差出力を反転
回路108を介してプログラマブルカウンタ11
0のデータ入力端子に供給している。すなわち本
実施例では、脈拍カウンタ88のカウント値を一
方の記憶回路に記憶してから他方に記憶されてい
る以前の記憶値と比較しているのである。
In addition, in this embodiment, the arithmetic circuit 106 that compares the stored value of the storage means and the count value of the pulse counter 88 and outputs the difference includes storage circuits 90 and 9.
2 is supplied, and the difference output is sent to the programmable counter 11 via the inverting circuit 108.
0 data input terminal. That is, in this embodiment, the count value of the pulse counter 88 is stored in one storage circuit and then compared with the previous stored value stored in the other storage circuit.

プログラマブルカウンタ110にはFF112
のQ7出力が「H」レベルの時に開状態となつて
分周回路30からのパルス列φaを出力するアン
ドゲート114の出力が供給され、そのカウント
終了信号は自己のリセツト端子R,FF112の
リセツト端子R7及びアンドゲート76の出力が
「H」レベルの時に開状態となるアンドゲート1
16を介してオアゲート78に供給されている。
さらにプログラマブルカウンタ110のプリセツ
ト端子PE及びFF112のセツト端子S7には遅延
回路98の出力が供給されている。
FF112 for programmable counter 110
The output of the AND gate 114 is supplied, which becomes open when the Q7 output is at the "H" level and outputs the pulse train φ a from the frequency divider circuit 30, and its count end signal is sent to its own reset terminal R, FF112. AND gate 1 opens when reset terminal R7 and the output of AND gate 76 are at "H" level.
16 to the OR gate 78.
Furthermore, the output of the delay circuit 98 is supplied to the preset terminal PE of the programmable counter 110 and the set terminal S7 of the FF 112.

プログラマブルカウンタ110は演算回路10
6の差出力に基づいて動作開始手段であるオアゲ
ート78及びワンシヨツト回路80を再度動作さ
せるまで時間をカウントする停止時間カウンタを
構成しており、本実施例では、演算回路106の
全てのビツト出力を反転回路108により反転さ
せてプログラマブルカウンタ110にプリセツト
する様にしている。これは演算回路106の差出
力が小さくなるにつれてプログラマブルカウンタ
110でカウントする時間を長くするため、差出
力の大小関係を逆にしているのである。
The programmable counter 110 is the arithmetic circuit 10
A stop time counter is configured to count the time until the OR gate 78 and the one shot circuit 80, which are the operation start means, are operated again based on the difference output of the operation circuit 106. It is inverted by an inverting circuit 108 and preset in a programmable counter 110. This is because the magnitude relationship of the difference outputs is reversed in order to lengthen the time counted by the programmable counter 110 as the difference output of the arithmetic circuit 106 becomes smaller.

以下第5図に基づいて要部回路動作について説
明する。
The main circuit operation will be explained below based on FIG.

指保持カバー16を指装着部6dに挿入固着す
ると、設定スイツチ22の出力が「H」レベルと
なつて時計機能はストツプウオツチモードとな
り、修正スイツチ12及びリセツトスイツチ14
の操作によつて時刻表示部4aにおいてストツプ
ウオツチ時間の表示が行なわれる。
When the finger holding cover 16 is inserted and fixed into the finger attachment part 6d, the output of the setting switch 22 becomes "H" level and the watch function becomes stopwatch mode, and the correction switch 12 and reset switch 14 are activated.
By this operation, the stopwatch time is displayed on the time display section 4a.

またタイマカウンタ54は8秒をカウントする
測定時間カウンタとして設定され、表示切換回路
56は表示切換回路102の出力を選択してデコ
ーダ・ドライバ6へ供給する。
Further, the timer counter 54 is set as a measurement time counter that counts 8 seconds, and the display switching circuit 56 selects the output of the display switching circuit 102 and supplies it to the decoder driver 6.

今、薬指の指先を脈拍センサ24に装着して測
定スイツチ26を操作すると、開状態となつてい
るアンドゲート76が「H」レベルとなつてワン
シヨツト回路80にシングルパルスの出力を促
す。これによつてタイマカウンタ54はカウント
を開始し、同時にFF82のQ5出力が「H」レベ
ルとなつて脈拍センサ24の動作が有効となる。
従つて脈拍カウンタ88では脈拍センサ24の出
力パルスを逐次カウントすることになる。
Now, when the fingertip of the ring finger is attached to the pulse sensor 24 and the measurement switch 26 is operated, the AND gate 76, which is in an open state, goes to the "H" level, prompting the one-shot circuit 80 to output a single pulse. As a result, the timer counter 54 starts counting, and at the same time, the Q5 output of the FF 82 becomes "H" level, and the operation of the pulse sensor 24 becomes effective.
Therefore, the pulse counter 88 sequentially counts the output pulses of the pulse sensor 24.

そしてタイマカウンタ54が8秒のカウントを
終了すると、開状態となつているアンドゲート8
6を介してタイマカウンタ54のカウントを停止
させると共にFF82をリセツトしてQ5出力を
「L」レベルとして脈拍センサ24の動作を無効
とし、さらにパルス分配回路94の94aにシン
グルパルスの出力を促す。これによつて記憶回路
90には脈拍カウンタ88でカウントされたカウ
ント値が記憶され、脈拍変換回路100で1分当
りの脈拍数に変換された出力が表示切換回路10
2及び56を介してデコーダ・ドライバ36に供
給されて、タイマ表示部4bにてこの脈拍数が表
示され、また遅延回路98の出力によつて脈拍カ
ウンタ88のカウント値がリセツトされる。
When the timer counter 54 finishes counting for 8 seconds, the AND gate 8 which is in the open state
6, the timer counter 54 is stopped, and the FF 82 is reset to set the Q5 output to the "L" level, disabling the operation of the pulse sensor 24, and prompting the pulse distribution circuit 94a 94a to output a single pulse. . As a result, the count value counted by the pulse counter 88 is stored in the memory circuit 90, and the output converted to the number of pulses per minute by the pulse rate conversion circuit 100 is displayed in the display switching circuit 100.
2 and 56 to the decoder driver 36, the pulse rate is displayed on the timer display section 4b, and the count value of the pulse counter 88 is reset by the output of the delay circuit 98.

一方記憶回路90に記憶された脈拍カウンタ8
8のカウント値と記憶回路92の記憶値(この場
合は「0」)は演算回路106で比較され、その
差出力を反転した出力が、遅延回路98の出力の
タイミングでプログラマブルカウンタ110にプ
リセツトされ、また同時にカウントが開始され
る。この場合演算回路106の差出力は大きいた
め、プログラマブルカウンタ110には反転され
た小さな値がプリセツトされ、カウントされるの
は短い時間である。
On the other hand, the pulse counter 8 stored in the memory circuit 90
The count value of 8 and the stored value of the memory circuit 92 (in this case, "0") are compared in the arithmetic circuit 106, and the inverted output of the difference is preset in the programmable counter 110 at the timing of the output of the delay circuit 98. , and counting starts at the same time. In this case, since the difference output of the arithmetic circuit 106 is large, a small inverted value is preset in the programmable counter 110, and the counting time is short.

そしてプログラマブルカウンタ110のカウン
トが終了すると、終了信号を出力してクロツクパ
ルスの供給を停止すると共に自己をリセツトし、
さらに開状態となつているアンドゲート116を
介してオアゲート78及びワンシヨツト回路80
で構成される動作開始手段を再度動作させる。
When the programmable counter 110 finishes counting, it outputs an end signal, stops supplying clock pulses, and resets itself.
Furthermore, the OR gate 78 and the one shot circuit 80 are connected via the AND gate 116 which is in an open state.
The operation starting means consisting of is operated again.

すなわちワンシヨツト回路80のシングルパル
スによりタイマカウンタ54がカウントを開始す
ると共に脈拍センサ24の動作が有効となり、8
秒間脈拍が脈拍カウンタ88でカウントされる。
That is, the timer counter 54 starts counting due to the single pulse of the one-shot circuit 80, and the operation of the pulse sensor 24 becomes effective.
Pulses per second are counted by a pulse counter 88.

そして8秒後にはタイマカウンタ54のカウン
トを停止すると共に脈拍センサ24の動作を無効
とし、さらにパルス分配回路94の動作を促す。
この場合パルス分配回路94は出力94bにシン
グルパルスを出力し、脈拍カウンタ88のカウン
ト値は記憶回路92に記憶され、この記憶値を1
分当りの脈拍数に変換した値がタイマ表示部4b
で表示される。
After 8 seconds, the timer counter 54 stops counting, the pulse sensor 24 is disabled, and the pulse distribution circuit 94 is activated.
In this case, the pulse distribution circuit 94 outputs a single pulse to the output 94b, and the count value of the pulse counter 88 is stored in the storage circuit 92, and the stored value is set to 1.
The value converted to the pulse rate per minute is displayed on the timer display section 4b.
is displayed.

また記憶回路92に記憶された脈拍カウンタ8
8のカウント値と記憶回路90の記憶値は演算回
路106で比較され、前述の動作と同様に、差出
力に基いた時間がカウントされる。この場合演算
回路106の差出力は小さいため、プログラマブ
ルカウンタ110には反転された大きな値がプリ
セツトされ、カウントされる時間すなわち動作開
始手段を再度動作させるまでの時間が長くなる。
Also, the pulse counter 8 stored in the memory circuit 92
The count value of 8 and the value stored in the storage circuit 90 are compared in the arithmetic circuit 106, and the time based on the difference output is counted in the same manner as in the above-described operation. In this case, since the difference output of the arithmetic circuit 106 is small, a large inverted value is preset in the programmable counter 110, and the counting time, that is, the time until the operation starting means is operated again, becomes longer.

以下同様の動作が行なわれるのであるが、測定
スイツチ26の操作をやめ、その出力を「L」レ
ベルにするとアンドゲート116が閉状態とな
り、プログラマブルカウンタ110の終了信号が
オアゲート78及びワンシヨツト回路80とで構
成される動作開始手段に供給されないため、以後
の動作は行なわれなくなる。
The same operation is performed thereafter, but when the operation of the measurement switch 26 is stopped and its output is set to the "L" level, the AND gate 116 is closed, and the end signal of the programmable counter 110 is connected to the OR gate 78 and the one shot circuit 80. Since the signal is not supplied to the operation starting means consisting of the following, no further operation will be performed.

そして指保持カバー16を離脱すると、ワンシ
ヨツト回路74からシングルパルスが出力され、
記憶回路90及び92内の記憶値がリセツトされ
ると共に現時刻モードに強制的に復帰する。
When the finger holding cover 16 is removed, a single pulse is output from the one shot circuit 74.
The stored values in the storage circuits 90 and 92 are reset and the current time mode is forcibly returned.

この様に本実施例によれば、脈拍センサ24の
動作はワンシヨツト回路80がシングルパルスを
出力した時からタイマカウンタ54の8秒信号が
出力された時までを有効としているため、センサ
部での消費電流を最小必要量に制限でき、しかも
次回に脈拍センサ24の動作が有効となるのは、
脈拍カウンタ88のカウント値と以前のカウント
値が記憶された記憶回路90及び92の記憶値が
演算回路106で比較され、その差出力が反転出
力をプリセツトするプログラマブルカウンタ11
0のカウンタ終了時であるため、測定値の変化に
対応した測定を行なうことが可能であり、信頼性
も損なうことがないという効果がある。
As described above, according to this embodiment, the operation of the pulse sensor 24 is valid from the time when the one-shot circuit 80 outputs a single pulse until the time when the 8-second signal from the timer counter 54 is output. The current consumption can be limited to the minimum required amount and the operation of the pulse sensor 24 will be effective next time.
The count value of the pulse counter 88 and the stored values of the memory circuits 90 and 92 in which previous count values are stored are compared in the arithmetic circuit 106, and the difference output presets the inverted output of the programmable counter 11.
Since this is the time when the counter ends at 0, it is possible to perform measurements corresponding to changes in measured values, and there is an effect that reliability is not impaired.

そして本実施例ではタイマ表示部4bにおいて
脈拍数表示を兼用し、タイマカウンタ54におい
て測定時間カウンタを兼用しているため大幅なコ
スト増大を防ぐことができ、さらに指保持カバー
16を挿入固着することによつて強制的に脈拍モ
ードに設定すると共に時計機能は脈拍計測時に使
用率の高いストツプウオツチモードに設定可能で
あり、指保持カバー16を離脱することによつて
時計機能を現時刻モードに設定可能であるため、
操作が非常に簡単である。
In this embodiment, the timer display section 4b also serves as a pulse rate display, and the timer counter 54 also serves as a measurement time counter, making it possible to prevent a significant increase in cost.Furthermore, it is possible to prevent the finger holding cover 16 from being inserted and fixed. The clock function can be set to the stopwatch mode, which is often used when measuring the pulse, and the clock function can be set to the current time mode by removing the finger holding cover 16. Since it can be set to
Very easy to operate.

また本実施例では脈拍カウンタ88のカウント
値を記憶する記憶手段として記憶回路90及び9
2を設けたが、1個のみで実施することも可能で
ある。
Further, in this embodiment, memory circuits 90 and 9 serve as memory means for storing the count value of the pulse counter 88.
Although two are provided, it is also possible to implement with only one.

さらに本実施例では、時計に脈拍計を付加して
基準信号発生手段を兼用したが、脈拍計のみで実
施し、専用の基準信号発生手段を設けてももちろ
ん実施可能である。
Further, in this embodiment, a pulse meter is added to the watch and also serves as the reference signal generating means, but it is of course possible to use only the pulse meter and provide a dedicated reference signal generating means.

以上の説明の様に、本発明によれば、脈拍セン
サの動作は断続的に一定時間のみ有効とし、脈拍
数の変化量が小さくなるにつれて脈拍センサの動
作が無効になつたときから次回の動作が有効にな
るときまでの時間を長くしたため、信頼性を損な
うことなく、消費電流を削減することが可能であ
る。
As described above, according to the present invention, the operation of the pulse sensor is intermittently valid only for a certain period of time, and as the amount of change in the pulse rate becomes smaller, the operation of the pulse sensor becomes invalid, and then the next operation starts. By lengthening the time until it becomes effective, it is possible to reduce current consumption without sacrificing reliability.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を適用した脈拍計付時計の外形
図。第2図及び第3図は指装着部6dの説明図。
第4図は本発明を適用した脈拍計付時計の回路ブ
ロツク図。第5図は第4図の要部動作を示すタイ
ムチヤート。 4a……時刻表示部、4b……タイマ表示部、
6a〜6e……指装着部、16……指保持カバ
ー、22……設定スイツチ、24……脈拍セン
サ、26……測定スイツチ、54……タイマカウ
ンタ、58……マルチプレクサ、78……オアゲ
ート、80……ワンシヨツト回路、82……フリ
ツプフロツプ、88……脈拍カウンタ、90,9
2……記憶回路、106……演算回路、108…
…反転回路、110……プログラマブルカウン
タ。
FIG. 1 is an external view of a pulse meter watch to which the present invention is applied. FIGS. 2 and 3 are explanatory views of the finger attachment part 6d.
FIG. 4 is a circuit block diagram of a pulse meter watch to which the present invention is applied. FIG. 5 is a time chart showing the main operations of FIG. 4. 4a...Time display section, 4b...Timer display section,
6a to 6e...Finger attachment part, 16...Finger holding cover, 22...Setting switch, 24...Pulse sensor, 26...Measurement switch, 54...Timer counter, 58...Multiplexer, 78...Or gate, 80...One-shot circuit, 82...Flip-flop, 88...Pulse counter, 90,9
2...Memory circuit, 106...Arithmetic circuit, 108...
...Inverting circuit, 110...Programmable counter.

Claims (1)

【特許請求の範囲】[Claims] 1 脈拍を検出してその脈拍に対応したパルスを
出力する脈拍センサと、基準の信号を発生する基
準信号発生手段と、該基準信号を一定時間カウン
トするための測定時間カウンタと、前記測定時間
カウンタのカウントを開始させる動作開始手段
と、該動作開始手段の出力信号によつて前記脈拍
センサの動作を有効としかつ前記測定時間カウン
タのカウント終了信号によつて脈拍センサの動作
を無効とするセンサ制御手段と、前記脈拍センサ
の出力パルスをカウントする脈拍カウンタと、前
記測定時間カウンタのカウント終了信号が出力さ
れる毎に脈拍カウンタの新たなカウント値を記憶
する記憶手段と、該記憶手段の記憶値に対応した
脈拍値を表示する表示手段と、記憶手段の記憶値
と脈拍カウンタのカウント値とを比較してその差
を出力する演算手段と、該演算手段の出力に基づ
いて動作開始手段を再度動作させるまでの時間を
カウントする停止時間カウンタと、を有し、演算
手段の差出力が小さくなるにつれて前記脈拍セン
サの動作が無効になつたときから次回の動作が有
効になるときまでの時間を長くしたことを特徴と
する脈拍計。
1. A pulse sensor that detects a pulse and outputs a pulse corresponding to the pulse, a reference signal generating means that generates a reference signal, a measurement time counter for counting the reference signal for a certain period of time, and the measurement time counter. an operation start means for starting a count; and sensor control for validating the operation of the pulse sensor based on an output signal of the operation start means and disabling the operation of the pulse sensor based on a count end signal of the measurement time counter. means, a pulse counter for counting output pulses of the pulse sensor, a storage means for storing a new count value of the pulse counter every time a count end signal of the measurement time counter is output, and a memory value of the storage means. a display means for displaying a pulse value corresponding to the pulse rate; a calculation means for comparing the stored value of the storage means with a count value of the pulse counter and outputting the difference; and a means for restarting the operation based on the output of the calculation means. and a stop time counter that counts the time until the pulse sensor starts operating, and as the difference output of the calculation means becomes smaller, the time from when the operation of the pulse sensor becomes invalid to when the next operation becomes valid is provided. A pulse meter characterized by its length.
JP58054843A 1983-03-29 1983-03-29 Pulse meter Granted JPS59181127A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58054843A JPS59181127A (en) 1983-03-29 1983-03-29 Pulse meter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58054843A JPS59181127A (en) 1983-03-29 1983-03-29 Pulse meter

Publications (2)

Publication Number Publication Date
JPS59181127A JPS59181127A (en) 1984-10-15
JPH0112488B2 true JPH0112488B2 (en) 1989-03-01

Family

ID=12981891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58054843A Granted JPS59181127A (en) 1983-03-29 1983-03-29 Pulse meter

Country Status (1)

Country Link
JP (1) JPS59181127A (en)

Also Published As

Publication number Publication date
JPS59181127A (en) 1984-10-15

Similar Documents

Publication Publication Date Title
JPS6347002B2 (en)
JPH0112488B2 (en)
US4545686A (en) Electronic timepiece
JPS641680Y2 (en)
JPH0539514Y2 (en)
JPS6219999Y2 (en)
JPS6212314Y2 (en)
JP2971340B2 (en) Alarm Clock
JPS5925037Y2 (en) Display device that allows the clock to be attached or detached
JPH0128472Y2 (en)
JPS5925036Y2 (en) Display device that allows the clock to be attached or detached
JPS59111088A (en) Electronic clock
JPS6212313Y2 (en)
JPS6213037Y2 (en)
JPH0311222B2 (en)
JPH057592Y2 (en)
JPS6135991Y2 (en)
JPH0443837Y2 (en)
JPS6133154B2 (en)
JPH0516550Y2 (en)
JPS63749B2 (en)
JPS6219992Y2 (en)
JPS6135990Y2 (en)
JPH0432632Y2 (en)
JPH0443838Y2 (en)