JPH01125912A - 積層応用部品 - Google Patents
積層応用部品Info
- Publication number
- JPH01125912A JPH01125912A JP62284579A JP28457987A JPH01125912A JP H01125912 A JPH01125912 A JP H01125912A JP 62284579 A JP62284579 A JP 62284579A JP 28457987 A JP28457987 A JP 28457987A JP H01125912 A JPH01125912 A JP H01125912A
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- conductor
- conductor pattern
- foundation
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims abstract description 64
- 239000004020 conductor Substances 0.000 claims abstract description 61
- 239000000696 magnetic material Substances 0.000 claims abstract description 7
- 239000003990 capacitor Substances 0.000 claims description 4
- 239000011230 binding agent Substances 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 229910000859 α-Fe Inorganic materials 0.000 abstract description 5
- 238000003475 lamination Methods 0.000 abstract description 3
- 239000006247 magnetic powder Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000005245 sintering Methods 0.000 description 10
- 238000010304 firing Methods 0.000 description 8
- 239000000843 powder Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 3
- 229920003002 synthetic resin Polymers 0.000 description 3
- 239000000057 synthetic resin Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910017518 Cu Zn Inorganic materials 0.000 description 1
- 229910017752 Cu-Zn Inorganic materials 0.000 description 1
- 229910017943 Cu—Zn Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Ceramic Capacitors (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、電気絶縁性磁性材を含む素地材料と導体との
積層構造でなるインダクタ、あるいは誘電体を含む素地
材料と導体との積層構造でなるコンデンサの少なくとも
いずれかを内部に形成し、表面に導体パターンを印刷し
焼結して形成した積層応用部品に関する。
積層構造でなるインダクタ、あるいは誘電体を含む素地
材料と導体との積層構造でなるコンデンサの少なくとも
いずれかを内部に形成し、表面に導体パターンを印刷し
焼結して形成した積層応用部品に関する。
（従来の技術）
積層法により形成されるコンデンサあるいはインダクタ
あるいはこれらの混成部品は、従来より知られている。
あるいはこれらの混成部品は、従来より知られている。
この種の積層応用部品は、−船釣には、磁性体や誘電体
粉末を比較的低い温度で仮焼成し、その粉末をバインダ
ーと混ぜてペースト化し、シート状に印刷してコイル用
導体または電極用導体と交互に積層し、こうして得た積
層体を高温度（例えばＮｉ−Ｃｕ−Ｚｎ系フェライトの
場合８７Ｇ’ｃ 〜ｓｏｏ℃、Ｔｉｅ、系あ４ イＬｔ
ＢａＴｉＯｓ系（ｐ ５ Ｊ ？ ’）の場合１４０
０℃〜１５００℃）で焼成し、積層応用部品を得ている
。
粉末を比較的低い温度で仮焼成し、その粉末をバインダ
ーと混ぜてペースト化し、シート状に印刷してコイル用
導体または電極用導体と交互に積層し、こうして得た積
層体を高温度（例えばＮｉ−Ｃｕ−Ｚｎ系フェライトの
場合８７Ｇ’ｃ 〜ｓｏｏ℃、Ｔｉｅ、系あ４ イＬｔ
ＢａＴｉＯｓ系（ｐ ５ Ｊ ？ ’）の場合１４０
０℃〜１５００℃）で焼成し、積層応用部品を得ている
。
第７図に示すように、前述のような積層応用部品ｌの表
面（片面あるいは両面）に、ＩＣチップあるいは素子搭
載等を目的として導体パターン２を形成する場合、従来
は第８図に示すように、まず前述のような積層工程（ａ
）の後、前述のような温度（８７０℃〜１５００℃）で
焼成（ｂ） Ｌ／、次にガラスフリットを粉末状の導体
材料（例えばＡｇ、 Ｐｄ、Ａｇ−Ｐｄ等）にバインダ
ーと共に混合してペースト化し、このペーストを印刷（
Ｃ）シ、ガラスフリットの焼結温度である８５０°Ｃ以
下で焼ｔ（ｄ） シ、これにより、ガラス７ワツトと素
地材料であるフェライトあるいはＴｉｅ、等とを反応さ
せてガラスを素地に固着させることにより、導体パター
ン２を形成していた。
面（片面あるいは両面）に、ＩＣチップあるいは素子搭
載等を目的として導体パターン２を形成する場合、従来
は第８図に示すように、まず前述のような積層工程（ａ
）の後、前述のような温度（８７０℃〜１５００℃）で
焼成（ｂ） Ｌ／、次にガラスフリットを粉末状の導体
材料（例えばＡｇ、 Ｐｄ、Ａｇ−Ｐｄ等）にバインダ
ーと共に混合してペースト化し、このペーストを印刷（
Ｃ）シ、ガラスフリットの焼結温度である８５０°Ｃ以
下で焼ｔ（ｄ） シ、これにより、ガラス７ワツトと素
地材料であるフェライトあるいはＴｉｅ、等とを反応さ
せてガラスを素地に固着させることにより、導体パター
ン２を形成していた。
（発明が解決しようとする問題点）
このように、従来は、積層応用部品１の素地材料を構成
する磁性体または誘電体の焼結温度（８７０℃〜１５０
０℃）と、導体パターン２形成のための材料を構成する
ガラスフリットの焼結温度（８５０°Ｃ以下）とか異な
るため、積層応用部品ｌとガラスフリット添加導体との
同時焼成が不可能であり、このため、２度の焼成工程す
、ｄが必要てあり、工程数が多いという問題点があった
。
する磁性体または誘電体の焼結温度（８７０℃〜１５０
０℃）と、導体パターン２形成のための材料を構成する
ガラスフリットの焼結温度（８５０°Ｃ以下）とか異な
るため、積層応用部品ｌとガラスフリット添加導体との
同時焼成が不可能であり、このため、２度の焼成工程す
、ｄが必要てあり、工程数が多いという問題点があった
。
（問題点を解決するための手段）
本発明者は、上記の問題点を解決すること、すなわち、
導体パターンを形成する積層応用部品を製造する場合の
工程数を少なくして原価低減を達成しつる積層応用部品
を提供することを目的としてなされたものであり、本発
明の積層応用部品は、前記導体パターンを形成する材料
が、前記素地材料と同じ材料を導体材料に添加したもの
からなることを特徴とする。
導体パターンを形成する積層応用部品を製造する場合の
工程数を少なくして原価低減を達成しつる積層応用部品
を提供することを目的としてなされたものであり、本発
明の積層応用部品は、前記導体パターンを形成する材料
が、前記素地材料と同じ材料を導体材料に添加したもの
からなることを特徴とする。
（実施例）
次に本発明を図面に示す実施例により説明する。第１図
は本発明による積層応用部品の一実施例を示す断面図で
あり、本実施例の積層応用部品３は、内部にインダクタ
を構成するものについて示している。すなわち、フェラ
イト等の磁性体でなる素地４の材料とコイル用導体５と
を積層し焼結し、導体５の両端を対応する外部電極６，
６に接続しでなるものである。７は積層応用部品３の表
面に焼結により固着して形成される導体パターンであり
、前記素地４の材料と同じフェライト等の粉末をＡｇ、
Ｐｄ、 Ａｇ−Ｐｄ等の粉末導体材料に添加して素地
４の表面に焼結しでなるものである。
は本発明による積層応用部品の一実施例を示す断面図で
あり、本実施例の積層応用部品３は、内部にインダクタ
を構成するものについて示している。すなわち、フェラ
イト等の磁性体でなる素地４の材料とコイル用導体５と
を積層し焼結し、導体５の両端を対応する外部電極６，
６に接続しでなるものである。７は積層応用部品３の表
面に焼結により固着して形成される導体パターンであり
、前記素地４の材料と同じフェライト等の粉末をＡｇ、
Ｐｄ、 Ａｇ−Ｐｄ等の粉末導体材料に添加して素地
４の表面に焼結しでなるものである。
このように、導体パターン７を形成する材料に素地４の
材料を含有する材料を用いれば、第２図に示すように、
磁性体粉末をバインダーと混ぜてペースト化し、シート
状にしてコイル用導体（コンデンサを形成する場合は電
極用導体）と交互に積層（ａ）シ、こうして得た積層体
の表面に、該磁性体粉末を添加しかつバインダーを添加
してペースト化した導体材料を印刷（ｂ）シた後、積層
体と導体材料とを前記磁性体の焼成温度、例えば８６０
℃〜９００℃て同時に焼成（Ｃ）する（ Ｔｉｅ、等の
誘電体の場合には１４００℃〜１５００℃）ことにより
、積層体表面の素地４と、導体材料に添加した素地材料
とが反応し、導体パターン７を素地４の表面に固着して
形成した積層応用部品３が得ることができる。
材料を含有する材料を用いれば、第２図に示すように、
磁性体粉末をバインダーと混ぜてペースト化し、シート
状にしてコイル用導体（コンデンサを形成する場合は電
極用導体）と交互に積層（ａ）シ、こうして得た積層体
の表面に、該磁性体粉末を添加しかつバインダーを添加
してペースト化した導体材料を印刷（ｂ）シた後、積層
体と導体材料とを前記磁性体の焼成温度、例えば８６０
℃〜９００℃て同時に焼成（Ｃ）する（ Ｔｉｅ、等の
誘電体の場合には１４００℃〜１５００℃）ことにより
、積層体表面の素地４と、導体材料に添加した素地材料
とが反応し、導体パターン７を素地４の表面に固着して
形成した積層応用部品３が得ることができる。
具体例を述べると、素地４の材料としてＦｅ、０゜４９
．５％、 Ｚｎ０２６．０％、Ｎｉ０１５．１）％、Ｃ
ｕ０８．５％、Ｃｏ００．０８％（重量％）からなる組
成のフェライトを用い、該素地材料１００重量部に対し
、合成樹脂バインダー８２．９ｉ量部を混合したペース
トを印刷により基板（図示せず）上に形成し、導体パタ
ーン７形成用材料として、Ａｇ粉末１００重量部に対し
、前記素地材料７重量部、合成樹脂バインダーを５２重
量部混合したものを印刷し ８６０℃〜９００℃で焼成
することにより、導体パターン７が積層応用部品３の表
面に強固に固着されたものを得ることができた。
．５％、 Ｚｎ０２６．０％、Ｎｉ０１５．１）％、Ｃ
ｕ０８．５％、Ｃｏ００．０８％（重量％）からなる組
成のフェライトを用い、該素地材料１００重量部に対し
、合成樹脂バインダー８２．９ｉ量部を混合したペース
トを印刷により基板（図示せず）上に形成し、導体パタ
ーン７形成用材料として、Ａｇ粉末１００重量部に対し
、前記素地材料７重量部、合成樹脂バインダーを５２重
量部混合したものを印刷し ８６０℃〜９００℃で焼成
することにより、導体パターン７が積層応用部品３の表
面に強固に固着されたものを得ることができた。
ここで、導体材料に添加した素地材料と、積層応用部品
の素地とが焼成時に互いに反応し合うことにより１表面
溝体層の素地表面への固着性は素地材料添加量に比例し
、増加する。しかし、導体材料に、絶縁体である素地材
料を添加すると、その添加量に比例し、導体材料の直流
抵抗が増加゛し、電気的抵抗が大きくなる。従って、導
体材料に添加する素地材料の好適添加量には範囲があり
、前記具体例の場合、重量％として５％〜２０％とする
ことが好ましい。
の素地とが焼成時に互いに反応し合うことにより１表面
溝体層の素地表面への固着性は素地材料添加量に比例し
、増加する。しかし、導体材料に、絶縁体である素地材
料を添加すると、その添加量に比例し、導体材料の直流
抵抗が増加゛し、電気的抵抗が大きくなる。従って、導
体材料に添加する素地材料の好適添加量には範囲があり
、前記具体例の場合、重量％として５％〜２０％とする
ことが好ましい。
第３図は本発明の他の実施例であり、導体バターンフＡ
を多層構造（本例は７ａ〜７Ｃの３層構造）とし、各層
の素地材料の濃度は、積層応用部品３に近い程多くした
ものである。このような構造とすれば、導体パターンと
積層応用部品の素地４との固着性を大きくすることがで
きる。また、積層応用部品３に遠い層フＣの素地材料添
加量を少なくすることにより、電流は、導体パターン７
ａ〜７Ｃのうち、電気抵抗の少ない１ｉｒｅを主として
流れ、導体パターン全体の電気的損失は少なくなる。従
って、素地材料４に対する固着強度が大きく、かつ電気
抵抗の小さい導体パターン７Ａを形成することができる
。
を多層構造（本例は７ａ〜７Ｃの３層構造）とし、各層
の素地材料の濃度は、積層応用部品３に近い程多くした
ものである。このような構造とすれば、導体パターンと
積層応用部品の素地４との固着性を大きくすることがで
きる。また、積層応用部品３に遠い層フＣの素地材料添
加量を少なくすることにより、電流は、導体パターン７
ａ〜７Ｃのうち、電気抵抗の少ない１ｉｒｅを主として
流れ、導体パターン全体の電気的損失は少なくなる。従
って、素地材料４に対する固着強度が大きく、かつ電気
抵抗の小さい導体パターン７Ａを形成することができる
。
第４図および第５図は本発明による応用例であ。
す、積層応用部品３上に搭載されるペアチップ８に対し
、ワイヤｌＯを介して接続される複数個の導体パターン
７Ｂを、前記と同様に、素５地４の材料を含む導体材料
の印刷、焼成により形成したものである。９は積層応用
部品３の表面に一部導体パターン７Ｂに重ねて形成した
保護用の枠、１１はペアチップ８を保護する合成樹脂層
あるいはカバーである。
、ワイヤｌＯを介して接続される複数個の導体パターン
７Ｂを、前記と同様に、素５地４の材料を含む導体材料
の印刷、焼成により形成したものである。９は積層応用
部品３の表面に一部導体パターン７Ｂに重ねて形成した
保護用の枠、１１はペアチップ８を保護する合成樹脂層
あるいはカバーである。
このような構造において、導体パターン７Ｂとして素地
４の材料と同じものを含む導体材料を用いると共に、枠
９に素地４の材料と同じ材料を用いることにキリ、積層
応用部品３、導体パターン７Ｂおよび−９の同時焼成が
可能となる。従来のように、導体パターン７Ｂを形成す
る材料としてガラスフリットを混合しペースト化した粉
体な用いて焼結した場合、枠９として用いられるセラミ
ックは接着あるいはロウ付けによって素地４の材料等に
固着しなければならず（１枠、９をセラミックの高い焼
結温度て導体パターン７Ｂ等と共に焼成すれば、ガラス
フリット７Ｂが蒸発して導体パターン７Ｂが剥離するた
め）、工程数の増加がまぬがれないが、この例のように
、同時焼成が可能となることにより、製造工程の大幅な
簡素化が達成されるのである。
４の材料と同じものを含む導体材料を用いると共に、枠
９に素地４の材料と同じ材料を用いることにキリ、積層
応用部品３、導体パターン７Ｂおよび−９の同時焼成が
可能となる。従来のように、導体パターン７Ｂを形成す
る材料としてガラスフリットを混合しペースト化した粉
体な用いて焼結した場合、枠９として用いられるセラミ
ックは接着あるいはロウ付けによって素地４の材料等に
固着しなければならず（１枠、９をセラミックの高い焼
結温度て導体パターン７Ｂ等と共に焼成すれば、ガラス
フリット７Ｂが蒸発して導体パターン７Ｂが剥離するた
め）、工程数の増加がまぬがれないが、この例のように
、同時焼成が可能となることにより、製造工程の大幅な
簡素化が達成されるのである。
また、第４図および第５図に示すものにおいて、第６図
に示すように、導体パターン７Ｂを７ａ〜７ｄの多層（
本例は５層）構造とし、素地４の材料と枠９を同じ材料
とし、素地および枠９に近い導体パターン層７ａ、７ｅ
の素地材料添加比を大きく、その次の層７ｂ、７ｄの素
地材料添加比を層７ａ、フｅの添加比より少なくし、中
間の層７ｃの添加比を最も少なくしたものである。この
ような構成とすれば、導体パターン７Ｂと素地４および
枠９との固着強度を大とし、かつ導体パターン７Ｂの電
気抵抗を小さくすることができる。
に示すように、導体パターン７Ｂを７ａ〜７ｄの多層（
本例は５層）構造とし、素地４の材料と枠９を同じ材料
とし、素地および枠９に近い導体パターン層７ａ、７ｅ
の素地材料添加比を大きく、その次の層７ｂ、７ｄの素
地材料添加比を層７ａ、フｅの添加比より少なくし、中
間の層７ｃの添加比を最も少なくしたものである。この
ような構成とすれば、導体パターン７Ｂと素地４および
枠９との固着強度を大とし、かつ導体パターン７Ｂの電
気抵抗を小さくすることができる。
上記実施例においては、素地４を構成する材料が誘電体
であるインダクタを内部に形成した積層応用部品を中心
に説明したが、コンデンサを内部に形成したもの、ある
いはインダクタとコンデンサとを複合し形成したもの、
これらを複数個形成したもの等にも適用できる。また、
積層構造の具体的構造も種々に変更できる。
であるインダクタを内部に形成した積層応用部品を中心
に説明したが、コンデンサを内部に形成したもの、ある
いはインダクタとコンデンサとを複合し形成したもの、
これらを複数個形成したもの等にも適用できる。また、
積層構造の具体的構造も種々に変更できる。
（発明の効果）
本発明によれば、積層応用部品の素地材料と同じ材料を
含む導体材料により導体パターンを形成するようにした
ので、積層応用部品と導体材料を同時に焼成することが
できる。このため、工程数が減少し、導体パターンを有
する積層応用部品の原価を低減すること、ができる。
含む導体材料により導体パターンを形成するようにした
ので、積層応用部品と導体材料を同時に焼成することが
できる。このため、工程数が減少し、導体パターンを有
する積層応用部品の原価を低減すること、ができる。
第１図は本発明による積層応用部品の一実施例を示す断
面図、第２図は第１図の積層応用部品の製造工程図、第
３図は本発明の他の実施例を示す積層応用部品の部分断
面図、ｉ４図は本発明の応用例である積層応用部品の平
面図、第５図は第４図のＡ−Ａ断面図、第６図は該応用
例における導体パターンの一例を示す部分断面図、第７
図は導体パターンを表面に形成した積層応用部品の一例
を示す斜視図、第８図はその製造工程図である。
面図、第２図は第１図の積層応用部品の製造工程図、第
３図は本発明の他の実施例を示す積層応用部品の部分断
面図、ｉ４図は本発明の応用例である積層応用部品の平
面図、第５図は第４図のＡ−Ａ断面図、第６図は該応用
例における導体パターンの一例を示す部分断面図、第７
図は導体パターンを表面に形成した積層応用部品の一例
を示す斜視図、第８図はその製造工程図である。
Claims (2)
- １．電気絶縁性磁性材でなる素地材料と導体との積層構
造でなるインダクタ、あるいは誘電体でなる素地材料と
導体との積層構造でなるコンデンサの少なくともいずれ
かを内部に形成し、表面に印刷および焼結により導体パ
ターンを形成した積層応用部品において、前記導体パタ
ーンを形成する材料が、前記素地材料と同じ材料を導体
材料に添加したものからなることを特徴とする積層応用
部品。 - ２．前記導体パターンを多層構造とし、かつ前記積層応
用部品に近い導体パターン層ほど導体材料中の素地材料
の含有量を多くしたことを特徴とする特許請求の範囲第
１項記載の積層応用部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284579A JP2577583B2 (ja) | 1987-11-11 | 1987-11-11 | 積層応用部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284579A JP2577583B2 (ja) | 1987-11-11 | 1987-11-11 | 積層応用部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01125912A true JPH01125912A (ja) | 1989-05-18 |
| JP2577583B2 JP2577583B2 (ja) | 1997-02-05 |
Family
ID=17680290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62284579A Expired - Fee Related JP2577583B2 (ja) | 1987-11-11 | 1987-11-11 | 積層応用部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2577583B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08222437A (ja) * | 1994-12-02 | 1996-08-30 | Philips Electron Nv | プレーナーインダクタ |
| WO2007119443A1 (ja) * | 2006-04-05 | 2007-10-25 | Murata Manufacturing Co., Ltd. | 積層型セラミック電子部品の製造方法及び積層型セラミック電子部品 |
-
1987
- 1987-11-11 JP JP62284579A patent/JP2577583B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08222437A (ja) * | 1994-12-02 | 1996-08-30 | Philips Electron Nv | プレーナーインダクタ |
| WO2007119443A1 (ja) * | 2006-04-05 | 2007-10-25 | Murata Manufacturing Co., Ltd. | 積層型セラミック電子部品の製造方法及び積層型セラミック電子部品 |
| JPWO2007119443A1 (ja) * | 2006-04-05 | 2009-08-27 | 株式会社村田製作所 | 積層型セラミック電子部品の製造方法及び積層型セラミック電子部品 |
| US7828919B2 (en) | 2006-04-05 | 2010-11-09 | Murata Manufacturing Co., Ltd. | Method for manufacturing multilayer ceramic electronic component and multilayer ceramic electronic component |
| JP4715921B2 (ja) * | 2006-04-05 | 2011-07-06 | 株式会社村田製作所 | 積層型セラミック電子部品の製造方法及び積層型セラミック電子部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2577583B2 (ja) | 1997-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100884205B1 (ko) | 적층 세라믹 커패시터 및 그 등가 직렬 저항 조정방법 | |
| JPH02249294A (ja) | Ｌｃ内蔵形セラミックス基板 | |
| JPH0135483B2 (ja) | ||
| JPH0555044A (ja) | インダクタンス部品およびその製造方法 | |
| JPH02122505A (ja) | 積層チップインダクタとその製造方法 | |
| JPS5917232A (ja) | 複合積層セラミツク部品およびその製造方法 | |
| JP2577583B2 (ja) | 積層応用部品 | |
| JPH02189903A (ja) | 積層型バリスタ | |
| JP3337713B2 (ja) | ノイズサブレッサ | |
| JPS636121B2 (ja) | ||
| JPS60176208A (ja) | 積層部品およびその製造法 | |
| JPH02109202A (ja) | セラミックインダクタ部品およびセラミックｌｃ部品 | |
| JPH0494517A (ja) | 積層インダクタの製造方法 | |
| JPS5943690Y2 (ja) | 積層型トランス | |
| JPH0447950Y2 (ja) | ||
| JPH06124850A (ja) | 積層複合電子部品 | |
| JPS6346566B2 (ja) | ||
| JPH0626216U (ja) | 積層型コイル部品 | |
| JPS63219115A (ja) | 積層型半導体磁器電子部品の製造方法 | |
| JP2995829B2 (ja) | 磁性体内蔵型回路基板 | |
| JPH0729625Y2 (ja) | 積層型ｌｃ複合部品 | |
| JPH11260647A (ja) | 複合部品およびその製造方法 | |
| JP2003022913A (ja) | チップ部品及びその製造方法 | |
| JPH0963845A (ja) | 積層部品およびその製造方法 | |
| JPH0351929Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |