JPH01126827A - 4値符号判定回路 - Google Patents
4値符号判定回路Info
- Publication number
- JPH01126827A JPH01126827A JP28592987A JP28592987A JPH01126827A JP H01126827 A JPH01126827 A JP H01126827A JP 28592987 A JP28592987 A JP 28592987A JP 28592987 A JP28592987 A JP 28592987A JP H01126827 A JPH01126827 A JP H01126827A
- Authority
- JP
- Japan
- Prior art keywords
- code
- reference voltage
- value
- circuit
- determination circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
4値符号を2値符号に変換するための4値符号判定回路
に関し、 簡単な判定回路を得ることおよび伝送路の損失レベルに
対応して基準電圧を設定することを目的とし、 正負符号判定回路および振幅絶対値判定回路を組合わせ
て交互に出力する4値符号判定回路において、正負符号
判定用コンパレータと、振幅絶対値判定用ウィンドコン
パレータと、初期トレーニングパターンにより上記各コ
ンパレータの基準電圧を設定することができる基準電圧
発生判定回路とから構成する。
に関し、 簡単な判定回路を得ることおよび伝送路の損失レベルに
対応して基準電圧を設定することを目的とし、 正負符号判定回路および振幅絶対値判定回路を組合わせ
て交互に出力する4値符号判定回路において、正負符号
判定用コンパレータと、振幅絶対値判定用ウィンドコン
パレータと、初期トレーニングパターンにより上記各コ
ンパレータの基準電圧を設定することができる基準電圧
発生判定回路とから構成する。
本発明は、4値符号を2値符号に変換するための4値符
号判定回路に関するものである。
号判定回路に関するものである。
2線メタリツク線を用いるデジタル加入者線伝送におい
て、符号伝送速度を低減し、伝送損失の減少をはかるこ
とができるため、多値符号、例えば2BIQ符号、伝送
が有利となる。
て、符号伝送速度を低減し、伝送損失の減少をはかるこ
とができるため、多値符号、例えば2BIQ符号、伝送
が有利となる。
従来の2BIQ符号について、第9図ないし第11図お
よび第13図を使用して説明する4AlないしA3は、
コンパレータで第二9図に示すように、4値符号と基準
電圧とを比較する。
よび第13図を使用して説明する4AlないしA3は、
コンパレータで第二9図に示すように、4値符号と基準
電圧とを比較する。
AIは正負符号判定回路、A 2 、A 3は振幅絶対
値判定回路である。V 1 、’ V 2 、V 3は
第11図に示すような基準電圧であって、上記コンパレ
ータA1ないしA3において、+3、+1、−1、−3
の各位をもつ4値符号Qと比較され、その結果、ROM
に書き込まれている第13図図示のような参照テーブル
を基にして、レベル判定をして2値のビット列B1、B
oとする。すなわち、B1は極性に対する符号ビットで
あって、正は「1」を与え負は「O」を与える。Boは
信号の振幅に対する符号ビットであって、絶対値3は「
0」を与え、絶対値1は「1」を与える。この結果、値
+3をもつ4値符号Qは(1,0)、値+1をもつ4値
符号Qは(1,1)、値−1をもつ4値符号Qは(0,
1〉、値−3をもつ4値符号Qは(0,0)となり、4
値符号が2値符号に変換される。
値判定回路である。V 1 、’ V 2 、V 3は
第11図に示すような基準電圧であって、上記コンパレ
ータA1ないしA3において、+3、+1、−1、−3
の各位をもつ4値符号Qと比較され、その結果、ROM
に書き込まれている第13図図示のような参照テーブル
を基にして、レベル判定をして2値のビット列B1、B
oとする。すなわち、B1は極性に対する符号ビットで
あって、正は「1」を与え負は「O」を与える。Boは
信号の振幅に対する符号ビットであって、絶対値3は「
0」を与え、絶対値1は「1」を与える。この結果、値
+3をもつ4値符号Qは(1,0)、値+1をもつ4値
符号Qは(1,1)、値−1をもつ4値符号Qは(0,
1〉、値−3をもつ4値符号Qは(0,0)となり、4
値符号が2値符号に変換される。
〔発明が解決しようとする問題点〕
しかし、従来の回路においては、参照チーフルを書き込
んだR,OMとROMから読み出すための出力タイミン
グ信号とが必要であった。
んだR,OMとROMから読み出すための出力タイミン
グ信号とが必要であった。
また、伝送線路の距離が長くなると伝送線路の損失に基
づく基準電圧の変動に対する対策が複雑になるという問
題があった。
づく基準電圧の変動に対する対策が複雑になるという問
題があった。
本発明は、簡単な判定回路を得ること、および伝送路の
損失レベルに対応して基準電圧を制御することができる
4値符号判定回路を提供することを目的とする。
損失レベルに対応して基準電圧を制御することができる
4値符号判定回路を提供することを目的とする。
第1図は、本発明の原理説明図である。
図中、1は正負符号および振幅絶対値判定回路、2は上
記判定回路1の出力によって制御できる基準電圧発生判
定回路で、その基準電圧が上記判定回路1のレベルを決
定する。
記判定回路1の出力によって制御できる基準電圧発生判
定回路で、その基準電圧が上記判定回路1のレベルを決
定する。
今、4値符号Qは、正負符号および振幅絶対値判定回路
1の正負符号判定用コンパレータA1(上述の第9図に
示すものと対応するもの)を用いて基準電圧Vsより高
ければ(正であれば)1、基準電圧VSより低ければ(
負であれば)0と判定され、正負符号および振幅絶対値
判定回路1のウィンドコンパレータA2 、A3 (
上述の第9図に示すものと対応するもの)を用いて基準
電圧VUより高ければO2基準電圧■。と基準電圧VL
との間の電圧であれば1、基準電圧VLより低ければ0
と判定される9 〔作 用〕 正負符号判定用コンパレータA1の出力とウィンドコン
パレータA2、A3の出力とをタイミング信号S/Mに
よって交互にゲートを開くようにすると、4値符号Qが
値+3のときには2値符号(0,1)が、値+1のとき
には同じく(1,1)が、値−1のときには同じく(1
,0)が、値−3のときには同じく(0,0)が得られ
る。
1の正負符号判定用コンパレータA1(上述の第9図に
示すものと対応するもの)を用いて基準電圧Vsより高
ければ(正であれば)1、基準電圧VSより低ければ(
負であれば)0と判定され、正負符号および振幅絶対値
判定回路1のウィンドコンパレータA2 、A3 (
上述の第9図に示すものと対応するもの)を用いて基準
電圧VUより高ければO2基準電圧■。と基準電圧VL
との間の電圧であれば1、基準電圧VLより低ければ0
と判定される9 〔作 用〕 正負符号判定用コンパレータA1の出力とウィンドコン
パレータA2、A3の出力とをタイミング信号S/Mに
よって交互にゲートを開くようにすると、4値符号Qが
値+3のときには2値符号(0,1)が、値+1のとき
には同じく(1,1)が、値−1のときには同じく(1
,0)が、値−3のときには同じく(0,0)が得られ
る。
しかし、4値符号の判定をコンパレータのみて行なうに
は、伝送線路における線路損失に対応した基準電圧を発
生させなければならない。
は、伝送線路における線路損失に対応した基準電圧を発
生させなければならない。
そこで、本発明は、発呼起動をかける前に、初期トレー
ニングパターンとして所定の情報を送り、このパターン
によって2値符号として逐次く 1 、 0 ) 、
(0、0) 、 (1、0) 、
′。
ニングパターンとして所定の情報を送り、このパターン
によって2値符号として逐次く 1 、 0 ) 、
(0、0) 、 (1、0) 、
′。
(0,0)が得られるように基準電圧レベルを調整する
。
。
先ず、初期トレーニングについて説明する。
伝送線路の線路損失により本来あるべき伝送符号Qのピ
ーク値が変化して第8図に示すように伝送符号Q′とな
った場合、正確な4値2値符号変換ができない。このた
めに、発呼初期に第6図に示すように2値符号が逐次(
1,0)、(0,0)、(1,0)、(0,0)となる
べき初期トレーニングパターンを送る。その結果、上記
ピーク値の変化した伝送符号Q°ては、第7図に示すよ
うに、VUとVLとの間に入った信号となるなめ、出力
される2値符号は、(1,1)、(O51)、(1,1
)、(0,1)となる。そこで、第6図に示すように、
初期トレーニングパターンに対して2値符号がく1.0
)、(0,0)、(1,0)、(0,0)となるように
基準電圧レベルを設定する。すなわち、第8図に示すよ
うに、基準電圧vUをV′Uレベルに下げ、vLをV
’ Lレベルに上げるように制御する。
ーク値が変化して第8図に示すように伝送符号Q′とな
った場合、正確な4値2値符号変換ができない。このた
めに、発呼初期に第6図に示すように2値符号が逐次(
1,0)、(0,0)、(1,0)、(0,0)となる
べき初期トレーニングパターンを送る。その結果、上記
ピーク値の変化した伝送符号Q°ては、第7図に示すよ
うに、VUとVLとの間に入った信号となるなめ、出力
される2値符号は、(1,1)、(O51)、(1,1
)、(0,1)となる。そこで、第6図に示すように、
初期トレーニングパターンに対して2値符号がく1.0
)、(0,0)、(1,0)、(0,0)となるように
基準電圧レベルを設定する。すなわち、第8図に示すよ
うに、基準電圧vUをV′Uレベルに下げ、vLをV
’ Lレベルに上げるように制御する。
このように、符号のピーク値に対応して基準レベルが変
化するので、4値符号を正確に2値符号に変換すること
ができる。
化するので、4値符号を正確に2値符号に変換すること
ができる。
第2図は、本発明における一実施例の構成図である。
A−1は固定の中点レベルVsよりの大小を判定するコ
ンパレータからなる正負符号判定回路、A2、A3は4
値符号Qが高レベルVUか低レベルVLかを判定するも
ので、V L < Q < V uを「1」に、Q>V
U、QくvLを「0」と判定するウィンドコンパレータ
からなる振幅絶対値判定回路である。
ンパレータからなる正負符号判定回路、A2、A3は4
値符号Qが高レベルVUか低レベルVLかを判定するも
ので、V L < Q < V uを「1」に、Q>V
U、QくvLを「0」と判定するウィンドコンパレータ
からなる振幅絶対値判定回路である。
37Mは、第3図に示すように、正負符号判定用コンパ
レータA1の出力と振幅絶対値判定用コンパレータA
2 、A 3の出力とを交互に出力するためのゲート信
号である。
レータA1の出力と振幅絶対値判定用コンパレータA
2 、A 3の出力とを交互に出力するためのゲート信
号である。
第4図に示すように、図示■のタイミングで4値符号Q
が入力された場合、信号Qは基準電圧VSと■1との間
にあるがら、正負符号判定用コンパレータA□は、負と
判定してトランジスタ3をへてB1にOを出力し、振幅
絶対値判定用コンパレータA2、A3はオア回路を構成
するトランジスタ4をへてBoに1を出力する。 そし
て、出力B1と、出力B。とは、タイミングS 、/
Mにより選択ゲート5を交互に切り換える。即ち、出力
りは、第3図に示すように、図示タイミング■、■、■
の如く経過するにつれて「0.1.1.1.1.0」と
変化する。これにより、2値符号として、タイミング■
において(0,1)が得られ、タイミング■において(
1,1)が得られ、タイミング■において(1,0)が
得られる。
が入力された場合、信号Qは基準電圧VSと■1との間
にあるがら、正負符号判定用コンパレータA□は、負と
判定してトランジスタ3をへてB1にOを出力し、振幅
絶対値判定用コンパレータA2、A3はオア回路を構成
するトランジスタ4をへてBoに1を出力する。 そし
て、出力B1と、出力B。とは、タイミングS 、/
Mにより選択ゲート5を交互に切り換える。即ち、出力
りは、第3図に示すように、図示タイミング■、■、■
の如く経過するにつれて「0.1.1.1.1.0」と
変化する。これにより、2値符号として、タイミング■
において(0,1)が得られ、タイミング■において(
1,1)が得られ、タイミング■において(1,0)が
得られる。
次に、伝送路の損失の存在に対応して基準電圧を設定す
る手段について第5図にしたがって説明する。
る手段について第5図にしたがって説明する。
REFは基準電圧発生判定回路、CTLは基準電圧発生
判定回路REFの制御回路、R1−R6は電源VDDと
VSSとの間に入っている分割抵抗、SWI〜SW4は
基準電圧VU、 5、VLを切■ り換えるアナログスイッチを表わしている。
判定回路REFの制御回路、R1−R6は電源VDDと
VSSとの間に入っている分割抵抗、SWI〜SW4は
基準電圧VU、 5、VLを切■ り換えるアナログスイッチを表わしている。
今、発呼時に送る初期トレーニングパターンが、受信側
で検出したとき、第7図に示ずようにVUとVLとの間
のレベルにあるものとなったとすると、その2値符号は
(1,1)、(Oll)、(1,1)、(0,1)とな
り、第8図に示すように、基準電圧Vt+をV ’ U
に下げ、かつ基準電圧VLをV′Lに上げるようにレベ
ルをシフトしなくては正常なイ値2値符号変換ができな
い。
で検出したとき、第7図に示ずようにVUとVLとの間
のレベルにあるものとなったとすると、その2値符号は
(1,1)、(Oll)、(1,1)、(0,1)とな
り、第8図に示すように、基準電圧Vt+をV ’ U
に下げ、かつ基準電圧VLをV′Lに上げるようにレベ
ルをシフトしなくては正常なイ値2値符号変換ができな
い。
この電圧レベルのシフトは、制御回路CTLの指令によ
ってアナログスイッチを切換えることによって自動的に
行なわれる。すなわち、第6図に示すような期待値(1
,0)、(0,0)、一つ− (1,0)、(0,0)が検出されるようにSWIとS
W4をONがらOF F +、:m、s w 2とSW
3をOFFからONとすることにより、Vしを■′oに
、VLをV′1にレベル変換する。
ってアナログスイッチを切換えることによって自動的に
行なわれる。すなわち、第6図に示すような期待値(1
,0)、(0,0)、一つ− (1,0)、(0,0)が検出されるようにSWIとS
W4をONがらOF F +、:m、s w 2とSW
3をOFFからONとすることにより、Vしを■′oに
、VLをV′1にレベル変換する。
このレベル変換を発呼時の初期に行なえば、第12図に
示すようにドライバDVからレシーバRECへの距離が
長い場合においても、レベル変動に関係なく正確な4値
符号を2値符号に変換することができる。
示すようにドライバDVからレシーバRECへの距離が
長い場合においても、レベル変動に関係なく正確な4値
符号を2値符号に変換することができる。
また、第5図図示の分割抵抗の数を増加し、伝送線路長
に対応して、基準電圧レベルをきめ相がく設定すること
ができる。
に対応して、基準電圧レベルをきめ相がく設定すること
ができる。
本発明によれば、伝送線路の線路損失により伝送符号の
ピーク値が変化しても、発呼初期にトレーニングパター
ンを送ることにより、伝送符号のピーク値に対応した基
準電圧レベルが変化するので、4値符号を正確に2値符
号に変換することができる4値符号判定回路を提供する
ことができる。
ピーク値が変化しても、発呼初期にトレーニングパター
ンを送ることにより、伝送符号のピーク値に対応した基
準電圧レベルが変化するので、4値符号を正確に2値符
号に変換することができる4値符号判定回路を提供する
ことができる。
また、本発明は、コンパレータと簡単な制御回路とで構
成することができるから、従来のようにROMや複雑な
出力タイミング回路が不要で、ワイヤード論理による4
値符号判定回路を提供することができる。
成することができるから、従来のようにROMや複雑な
出力タイミング回路が不要で、ワイヤード論理による4
値符号判定回路を提供することができる。
第1図は本発明の原理説明図、第2図は本発明の一実施
例を説明する4値符号判定回路、第3図は本発明の一実
施例を説明するタイミング波形と2値符号との関係説明
図、第4図は4値符号を2値符号に変換する説明図、第
5図は本発明における一実施例を説明する基準電圧発生
回路、第6図は初期トレーニングパターンと基準電圧と
の関係を説明する説明図、第7図は線路損失がある場合
の初期トレーニングパターンと基準電圧との関係を説明
する説明図、第8図は基準電圧を制御する状況を表わす
説明図、第9図は従来の4値符号判定回路の説明図、第
10図は従来の場合の出力タイミングの説明図、第11
図は4値符号と基準電圧との関係説明図、第12図は発
信と着信とを説明する回路、第13図は4値符号と2値
符号との関係を示す説明図である。 図中、1−−−−−−−−正負符号判定回路および振幅
絶対値判定回路、 2−−−−−−−一基準電圧発生判定回路、A 1−−
−−−−−一正負符号判定回路用コンパレータA 2
、A 3−−−−−−一振幅絶対値判定回路用ウインド
コンパレータ。
例を説明する4値符号判定回路、第3図は本発明の一実
施例を説明するタイミング波形と2値符号との関係説明
図、第4図は4値符号を2値符号に変換する説明図、第
5図は本発明における一実施例を説明する基準電圧発生
回路、第6図は初期トレーニングパターンと基準電圧と
の関係を説明する説明図、第7図は線路損失がある場合
の初期トレーニングパターンと基準電圧との関係を説明
する説明図、第8図は基準電圧を制御する状況を表わす
説明図、第9図は従来の4値符号判定回路の説明図、第
10図は従来の場合の出力タイミングの説明図、第11
図は4値符号と基準電圧との関係説明図、第12図は発
信と着信とを説明する回路、第13図は4値符号と2値
符号との関係を示す説明図である。 図中、1−−−−−−−−正負符号判定回路および振幅
絶対値判定回路、 2−−−−−−−一基準電圧発生判定回路、A 1−−
−−−−−一正負符号判定回路用コンパレータA 2
、A 3−−−−−−一振幅絶対値判定回路用ウインド
コンパレータ。
Claims (1)
- 【特許請求の範囲】 正負符号判定回路および振幅絶対値判定回路を組合わせ
て4値符号を判定する4値符号判定回路において、 正負符号判定用コンパレータ(A_1)と、振幅絶対値
判定用ウインドコンパレータ(A_2、A_3)とをそ
なえると共に、 初期トレーニングパターンにより上記各コンパレータの
基準電圧を設定する基準電圧発生判定回路(REF)と
をそなえた ことを特徴とする4値符号判定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28592987A JPH01126827A (ja) | 1987-11-12 | 1987-11-12 | 4値符号判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28592987A JPH01126827A (ja) | 1987-11-12 | 1987-11-12 | 4値符号判定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01126827A true JPH01126827A (ja) | 1989-05-18 |
Family
ID=17697828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28592987A Pending JPH01126827A (ja) | 1987-11-12 | 1987-11-12 | 4値符号判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01126827A (ja) |
-
1987
- 1987-11-12 JP JP28592987A patent/JPH01126827A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3997892A (en) | Digital to analog converter with improved companding | |
| US3761818A (en) | Multilevel signal transmission system | |
| US4410878A (en) | Digital signal transmission | |
| JPH0420523B2 (ja) | ||
| EP0302553B1 (en) | Electric circuit for use in an A/D converter | |
| JPH0124387B2 (ja) | ||
| KR102478277B1 (ko) | 4레벨 pam 수신기 | |
| EA000985B1 (ru) | Устройство и способ демодуляции многоуровневого сигнала | |
| US11822492B2 (en) | Signal encoding method and a semiconductor device to generate an optimal transition code in a multi-level signaling system | |
| GB2130458A (en) | Asynchronous data transmission | |
| RU2213411C2 (ru) | Схема для регенерации входного сигнала, содержащего цифровые последовательности данных | |
| US4419757A (en) | Transformerless bipolar converter | |
| JP2001077870A (ja) | 多値信号伝送システム | |
| US5502716A (en) | Arrangement for discriminating signals on a duplex line without interrupting duplex traffic | |
| US6856265B2 (en) | Data converter with background auto-zeroing via active interpolation | |
| JPH0636511B2 (ja) | コード・バイオレーション検出回路 | |
| JPS59144218A (ja) | 多値識別器 | |
| JP2000349605A (ja) | 識別回路 | |
| US5825781A (en) | Pulse amplitude modulated tone generator | |
| US4637047A (en) | Level indication apparatus for digitally encoded audio signal data | |
| US7102693B2 (en) | Data acquisition circuit which changes a range of a reference potential | |
| JPS6272227A (ja) | 自動利得制御回路 | |
| JPH01125682A (ja) | パルス形成器 | |
| US7912143B1 (en) | Biphase multiple level communications | |
| JPH0136294B2 (ja) |