JPH0420523B2 - - Google Patents
Info
- Publication number
- JPH0420523B2 JPH0420523B2 JP59233826A JP23382684A JPH0420523B2 JP H0420523 B2 JPH0420523 B2 JP H0420523B2 JP 59233826 A JP59233826 A JP 59233826A JP 23382684 A JP23382684 A JP 23382684A JP H0420523 B2 JPH0420523 B2 JP H0420523B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- error
- identification
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3809—Amplitude regulation arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
- H03M1/182—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the reference levels of the analogue/digital converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は自動レベル制御回路に関し、特に多値
直交振幅変調方式（QAM）の復調装置等に用い
られる自動レベル制御回路に関する。
直交振幅変調方式（QAM）の復調装置等に用い
られる自動レベル制御回路に関する。
（従来の技術）
マイクロ波帯のデイジタル無縁通信方式では、
近年、周波数帯域を有効に利用するため多値
QAM方式が用いられる。この場合、受信側では
復調されたベースバンド信号をアナログデイジタ
ル変換器（以下AD変換器という）であらかじめ
定められた固定の複数の識別値と比較し、２値の
並列デイジタル信号として出力する。この際、
AD変換器へのベースバンド信号の入力レベル
を、受信レベルの変動や受信増幅回路の利得変動
などがあつても識別値に対し一定に保つ必要があ
る。
近年、周波数帯域を有効に利用するため多値
QAM方式が用いられる。この場合、受信側では
復調されたベースバンド信号をアナログデイジタ
ル変換器（以下AD変換器という）であらかじめ
定められた固定の複数の識別値と比較し、２値の
並列デイジタル信号として出力する。この際、
AD変換器へのベースバンド信号の入力レベル
を、受信レベルの変動や受信増幅回路の利得変動
などがあつても識別値に対し一定に保つ必要があ
る。
このため従来は第３図に示すように復調器の前
段および後段に可変利得増幅器を設け、AD変換
器の出力を用いて利得制御をする方法が用いられ
ている。第３図は16値QAM復調装置の一例（例
えば特願昭58−043495号）であり、以下図面を参
照して動作を説明する。
段および後段に可変利得増幅器を設け、AD変換
器の出力を用いて利得制御をする方法が用いられ
ている。第３図は16値QAM復調装置の一例（例
えば特願昭58−043495号）であり、以下図面を参
照して動作を説明する。
受信IF信号は可変利得増幅器１ａを経て直交
位相復調器２に加えられる。直交位相復調器２は
90°位相の異なる基準信号によつて直交変調信号
を復調し、２列の復調信号を出力する。復調信号
は第４図におけるm1〜m4で表わされる４値信号
である。これらは増幅器３または可変利得増幅器
１ｂを通つてAD変換器４ａまたは４ｂにそれぞ
れ入力される。AD変換器は第４図に示す４つの
誤差識別値（点線）と３つの符号識別値（実線）
によつて入力を３ビツトの出力（X1・X2・X3）
に変換する。このうち、X1およびX2の２ビツト
は復調されたベースバンド信号の再生複号出力で
あり、第３ビツトX3は入力信号の標準レベルか
らのずれを判定する誤差出力がある。
位相復調器２に加えられる。直交位相復調器２は
90°位相の異なる基準信号によつて直交変調信号
を復調し、２列の復調信号を出力する。復調信号
は第４図におけるm1〜m4で表わされる４値信号
である。これらは増幅器３または可変利得増幅器
１ｂを通つてAD変換器４ａまたは４ｂにそれぞ
れ入力される。AD変換器は第４図に示す４つの
誤差識別値（点線）と３つの符号識別値（実線）
によつて入力を３ビツトの出力（X1・X2・X3）
に変換する。このうち、X1およびX2の２ビツト
は復調されたベースバンド信号の再生複号出力で
あり、第３ビツトX3は入力信号の標準レベルか
らのずれを判定する誤差出力がある。
３ビツトAD変換器の出力信号のうち、第１ビ
ツトX1と第３ビツトX3との排他的論理和（以下
EX−ORという）を求めると入力信号のレベル
に応じて第４図のX4のような値となる。これは
入力信号のレベルが標準レベルより増加すると
“０”とな、減少すると“１”となるので利得制
御信号として利用できる。
ツトX1と第３ビツトX3との排他的論理和（以下
EX−ORという）を求めると入力信号のレベル
に応じて第４図のX4のような値となる。これは
入力信号のレベルが標準レベルより増加すると
“０”とな、減少すると“１”となるので利得制
御信号として利用できる。
従つてAD変換器４ａ，４ｂの出力のうち、X1
とX3およびY1とY3をEX−OR回路５ａおよび５
ｂでEX−OR操作し低減波器（以下LPFとい
う）を経て可変利得増幅器１ａおよび１ｂを制御
すれば、直交成分に共通な利得変動および各成分
ごとの回路特性の変化などによる利得変動を安定
化することができる。
とX3およびY1とY3をEX−OR回路５ａおよび５
ｂでEX−OR操作し低減波器（以下LPFとい
う）を経て可変利得増幅器１ａおよび１ｂを制御
すれば、直交成分に共通な利得変動および各成分
ごとの回路特性の変化などによる利得変動を安定
化することができる。
（発明が解決しようとする問題点）
しかしこの方式は信号レベルの安定化のために
可変利得増幅器を使用しており、回路構成がやや
複雑となり可変利得増幅器の製作調整に余分な工
数、時間を要するという問題点がある。本発明の
目的は、上述した問題点を解決できる構成の簡単
な自動レベル制御回路を提供することにある。
可変利得増幅器を使用しており、回路構成がやや
複雑となり可変利得増幅器の製作調整に余分な工
数、時間を要するという問題点がある。本発明の
目的は、上述した問題点を解決できる構成の簡単
な自動レベル制御回路を提供することにある。
（問題点を解決するための手段）
本発明の自動レベル制御回路は、入力信号を複
数の識別値で多値識別し複号された出力信号と誤
差信号とを出力するAD変換器と、前記出力信号
と誤差信号とを論理操作して前記AD変換器へ基
準電圧を出力する基準電圧発生器とを具備し、少
なくとも前記基準電圧を用いて前記入力信号のレ
ベル変動に対して前記識別値のレベルを最適値に
制御するようにして構成される。
数の識別値で多値識別し複号された出力信号と誤
差信号とを出力するAD変換器と、前記出力信号
と誤差信号とを論理操作して前記AD変換器へ基
準電圧を出力する基準電圧発生器とを具備し、少
なくとも前記基準電圧を用いて前記入力信号のレ
ベル変動に対して前記識別値のレベルを最適値に
制御するようにして構成される。
（実施例）
次に、本発明について実施例を示す図面を参照
して詳細に説明する。
して詳細に説明する。
第１図は本発明の第一の実施例で、入力信号を
多値識別して３ビツトのデイジタル信号化する
AD変換器４と、AD変換器４の出力信号を論理
操作する基準電圧発生器６とを備え、その出力で
AD変換器４の識別値を制御するよう構成されて
いる。
多値識別して３ビツトのデイジタル信号化する
AD変換器４と、AD変換器４の出力信号を論理
操作する基準電圧発生器６とを備え、その出力で
AD変換器４の識別値を制御するよう構成されて
いる。
AD変換器４の入力端子INに加えられた入力信
号１００（16値QAM波を直交復調したベースバ
ンド信号）は７個の比較器１３で第４図に示した
識別値と比較され、論理回路１２を経て３ビツト
の出力信号X1・X2・X3を出力する。第４図にお
けるm1〜m4で表わされる４値復調信号１００は
Ａ／Ｄ変換器４の入力端子INに加えられる。
Ａ／Ｄ変換器４において、各比較器１３の識別値
電圧は基準電圧端子REF１およびREF２に加え
られた直流電圧を、直列に接続された分圧器１４
および１４ａで分圧して発生するよう構成されて
いる。
号１００（16値QAM波を直交復調したベースバ
ンド信号）は７個の比較器１３で第４図に示した
識別値と比較され、論理回路１２を経て３ビツト
の出力信号X1・X2・X3を出力する。第４図にお
けるm1〜m4で表わされる４値復調信号１００は
Ａ／Ｄ変換器４の入力端子INに加えられる。
Ａ／Ｄ変換器４において、各比較器１３の識別値
電圧は基準電圧端子REF１およびREF２に加え
られた直流電圧を、直列に接続された分圧器１４
および１４ａで分圧して発生するよう構成されて
いる。
今、仮りに第４図における±１および±３で示
されている誤差識別電圧（点線）と０および±２
で示されている符号識別電圧（実線）とを標準識
別電圧とすると、誤差識別電圧上にある入力４値
復調信号m1〜m4は最適入力レベルでありこれが
標準入力ベレルとなる。実際の標準識別電圧はバ
ード上で測定されるもので、通常は動作可能最大
値と最小値との中央値に設定される。入力信号１
００はＡ／Ｄ変換器４によつてＡ／Ｄ変換され、
X1・X2・X3を出力する。このうちX1・X2は再生
復号信号でありX3は入力信号の標準レベルから
のずれを判定する誤差信号である。誤差信号X3
についてもう少し説明すると、今第４図において
入力信号が標準レベルであるm1〜m4であると。
X3出力が１あるいは０を発生する確率はほぼ50
％となつているが、m1〜m4が標準レベルからず
れた場合は、X3出力は１あるいは０のどちらか
固定的（殆んど100％の確率）に発生させる。
されている誤差識別電圧（点線）と０および±２
で示されている符号識別電圧（実線）とを標準識
別電圧とすると、誤差識別電圧上にある入力４値
復調信号m1〜m4は最適入力レベルでありこれが
標準入力ベレルとなる。実際の標準識別電圧はバ
ード上で測定されるもので、通常は動作可能最大
値と最小値との中央値に設定される。入力信号１
００はＡ／Ｄ変換器４によつてＡ／Ｄ変換され、
X1・X2・X3を出力する。このうちX1・X2は再生
復号信号でありX3は入力信号の標準レベルから
のずれを判定する誤差信号である。誤差信号X3
についてもう少し説明すると、今第４図において
入力信号が標準レベルであるm1〜m4であると。
X3出力が１あるいは０を発生する確率はほぼ50
％となつているが、m1〜m4が標準レベルからず
れた場合は、X3出力は１あるいは０のどちらか
固定的（殆んど100％の確率）に発生させる。
このようにX3の出力は入力信号のずれを表わ
す信号となる。
す信号となる。
AD変換器４の出力信号X1および誤差信号X3は
基準電圧発生器６のEX−OR回路５に入力され、
否定回路７を経てその出力信号4はLPF８で直
流成分が取り出され極性変換器９に加えられる。
極性変換器９はこれをレベルが同一で極性が互に
逆となる参照電圧１０１および１０２に変換し、
その出力はAD変換器４の参照電圧端子REF１お
よびREF２に加えられている。
基準電圧発生器６のEX−OR回路５に入力され、
否定回路７を経てその出力信号4はLPF８で直
流成分が取り出され極性変換器９に加えられる。
極性変換器９はこれをレベルが同一で極性が互に
逆となる参照電圧１０１および１０２に変換し、
その出力はAD変換器４の参照電圧端子REF１お
よびREF２に加えられている。
このように構成しておけば、入力信号m1〜m4
のレベルが変動して標準レベルより大きくなつた
とき即ちm1〜m4の場合は否定回路７の出力4は
“１”となり、小さくなつたときは“０”となる
ので、前者の場合はAD変換器に入力される正負
の参照電圧が大きくなつて各識別値間隔を広げ
（正負を判定する中央識別値は不変である）、後者
を場合は各識別値間隔を狭める。結果して誤差識
別電圧を入力信号の各信号点とし一致するように
最適値に制御することができる。
のレベルが変動して標準レベルより大きくなつた
とき即ちm1〜m4の場合は否定回路７の出力4は
“１”となり、小さくなつたときは“０”となる
ので、前者の場合はAD変換器に入力される正負
の参照電圧が大きくなつて各識別値間隔を広げ
（正負を判定する中央識別値は不変である）、後者
を場合は各識別値間隔を狭める。結果して誤差識
別電圧を入力信号の各信号点とし一致するように
最適値に制御することができる。
第２図は本発明の第二の実施例で、AD変換器
４と、基準電圧発生器６ａと、入力端で減算操作
を行う減算器１１と、LPF８と、増幅器１０と
で構成されている。
４と、基準電圧発生器６ａと、入力端で減算操作
を行う減算器１１と、LPF８と、増幅器１０と
で構成されている。
第２図の基準電圧発生器６ａは、第１図の極性
変換増幅器９の代りに反転増幅器９ａにより負の
基準電圧１０３をAD変換器４の基準電圧端子
REF２に入力するよう構成されており、基準電
圧端子REF１は保誤抵抗を通じて接地されてい
る。この回路では基準電圧発生器の出力が変わる
と各識別値の間隔が変化するばかりでなく中央識
別値も変化する。これを補償するために誤差信号
X3をLPF８・増幅器１０を通して減算器１１に
加えるよう構成されている。
変換増幅器９の代りに反転増幅器９ａにより負の
基準電圧１０３をAD変換器４の基準電圧端子
REF２に入力するよう構成されており、基準電
圧端子REF１は保誤抵抗を通じて接地されてい
る。この回路では基準電圧発生器の出力が変わる
と各識別値の間隔が変化するばかりでなく中央識
別値も変化する。これを補償するために誤差信号
X3をLPF８・増幅器１０を通して減算器１１に
加えるよう構成されている。
この方法によれば、入力レベルの変動に対して
識別値間隔を調整して最適レベル状態とするほ
か、入力に重畳された直流分または回路の直流ド
リフトにも対応することができる。
識別値間隔を調整して最適レベル状態とするほ
か、入力に重畳された直流分または回路の直流ド
リフトにも対応することができる。
以上２つの実施例について説明したが、第１図
の回路に第２図と同様な減算器１１を含む直流分
補償用の回路を付加してもよく、また、４値以外
の入力信号に対しても同様の回路を構成できるこ
とは言うまでもない。なお実際の16値QAM復調
装置においては直交位相復調器の各成分出力にそ
れぞれ第１図または第２図の回路を設けることと
なる。
の回路に第２図と同様な減算器１１を含む直流分
補償用の回路を付加してもよく、また、４値以外
の入力信号に対しても同様の回路を構成できるこ
とは言うまでもない。なお実際の16値QAM復調
装置においては直交位相復調器の各成分出力にそ
れぞれ第１図または第２図の回路を設けることと
なる。
（発明の効果）
以上詳細に説明したように、本発明の自動レベ
ル制御回路を用いることにより、従来のように可
変利得増幅器を使用することなく、入力レベル変
動に対してAD変換器の各識別値を最適値に制御
することができ、構成が簡単になり調整も容易と
なるという効果がある。
ル制御回路を用いることにより、従来のように可
変利得増幅器を使用することなく、入力レベル変
動に対してAD変換器の各識別値を最適値に制御
することができ、構成が簡単になり調整も容易と
なるという効果がある。
第１図は本発明の第一の実施例の構成を示すブ
ロツク図、第２図は本発明の第二の実施例の構成
を示すブロツク図、第３図は従来の16値QAM復
調装置の構成の一例を示すブロツク図、第４図は
４値ベースバンド信号の識別領域図である。 １ａ，１ｂ……可変利得増幅器、２……直交位
相復調器、３，１０……増幅器、４，４ａ，４ｂ
……AD変換器、５……EX−OR回路、６，６ａ
……基準電圧発生器、７……否定回路、８……低
域波器、９……極性変換器、９ａ……反転増幅
器、１１……減算器。
ロツク図、第２図は本発明の第二の実施例の構成
を示すブロツク図、第３図は従来の16値QAM復
調装置の構成の一例を示すブロツク図、第４図は
４値ベースバンド信号の識別領域図である。 １ａ，１ｂ……可変利得増幅器、２……直交位
相復調器、３，１０……増幅器、４，４ａ，４ｂ
……AD変換器、５……EX−OR回路、６，６ａ
……基準電圧発生器、７……否定回路、８……低
域波器、９……極性変換器、９ａ……反転増幅
器、１１……減算器。
Claims (1)
- １ 入力信号を複数の符号識別電圧と誤差識別電
圧で多値識別し復号再生信号と誤差信号とを出力
するアナログデイジタル変換器と、前記復号再生
信号のうち少なくとも１つと前記誤差信号とを論
理操作してアナログデイジタル変換器へ基準電圧
を出力する基準電圧発生器とを具備し、少なくと
も前記基準電圧を用いて前記入力信号のレベル変
動に対して前記誤差識別電圧が前記入力信号の各
信号点と一致するように前記符号識別電圧と前記
符号識別電圧と前記誤差識別電圧を共通に制御し
て成ることを特徴とする自動レベル制御回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59233826A JPS61112414A (ja) | 1984-11-06 | 1984-11-06 | 自動レベル制御回路 |
| CA000494588A CA1263189A (en) | 1984-11-06 | 1985-11-05 | Automatic level control circuit for an ad converter |
| DE8585114088T DE3587232T2 (de) | 1984-11-06 | 1985-11-05 | Automatische pegelsteuerungsschaltung fuer einen ad-wandler. |
| EP85114088A EP0180969B1 (en) | 1984-11-06 | 1985-11-05 | Automatic level control circuit for an ad converter |
| AU49398/85A AU580808B2 (en) | 1984-11-06 | 1985-11-06 | Automatic level control circuit for an ad converter |
| US07/157,154 US4875049A (en) | 1984-11-06 | 1988-02-11 | Automatic level control circuit for an ad convertor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59233826A JPS61112414A (ja) | 1984-11-06 | 1984-11-06 | 自動レベル制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61112414A JPS61112414A (ja) | 1986-05-30 |
| JPH0420523B2 true JPH0420523B2 (ja) | 1992-04-03 |
Family
ID=16961166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59233826A Granted JPS61112414A (ja) | 1984-11-06 | 1984-11-06 | 自動レベル制御回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4875049A (ja) |
| EP (1) | EP0180969B1 (ja) |
| JP (1) | JPS61112414A (ja) |
| AU (1) | AU580808B2 (ja) |
| CA (1) | CA1263189A (ja) |
| DE (1) | DE3587232T2 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1282127C (en) * | 1985-06-29 | 1991-03-26 | Nec Corporation | Digital demodulation system |
| GB2212033A (en) * | 1987-11-04 | 1989-07-12 | Marconi Co Ltd | Time synchronisation |
| FI881007A0 (fi) * | 1988-03-04 | 1988-03-04 | Teuvo Kohonen | Foerfarande foer adaptiv avlaesning av kvantiserade signaler. |
| US5343201A (en) * | 1988-04-07 | 1994-08-30 | Canon Kabushiki Kaisha | A-D converter |
| DE3911486A1 (de) * | 1989-04-08 | 1990-10-11 | Ant Nachrichtentech | Schaltungsanordnung zur kompensation einer offsetspannung und verwendung dieser schaltungsanordnung |
| DE3911818A1 (de) * | 1989-04-11 | 1990-10-25 | Ant Nachrichtentech | Verfahren und schaltungsanordnung zur pegelregelung eines diskriminators |
| JP2722351B2 (ja) * | 1989-11-29 | 1998-03-04 | キヤノン株式会社 | 撮像信号処理装置 |
| SE468029B (sv) * | 1991-02-20 | 1992-10-19 | Ericsson Telefon Ab L M | Foerfarande foer att minska inverkan av distorsionsprodukter vid analog-digital-omvandling |
| JP3297927B2 (ja) * | 1992-01-08 | 2002-07-02 | ソニー株式会社 | 信号処理回路 |
| US5394437A (en) | 1992-10-20 | 1995-02-28 | At&T Corp. | High-speed modem synchronized to a remote CODEC |
| US5389927A (en) * | 1993-05-28 | 1995-02-14 | Motorola, Inc. | Method and apparatus for control of an analog to digital converter |
| SE502813C2 (sv) * | 1994-05-04 | 1996-01-22 | Ericsson Telefon Ab L M | Metod och anordning vid analog-digitalomvandlare |
| SE503070C2 (sv) * | 1994-07-05 | 1996-03-18 | Ericsson Telefon Ab L M | Förfarande för bestämning av tidsfel i samband med analog- digitalomvandling av kvadraturdetekterade signaler |
| US5790061A (en) * | 1995-02-24 | 1998-08-04 | Nec Corporation | Adaptive A/D converting device for adaptively converting and input analog signal into an output digital signal having a constant quantizing error |
| JP3130794B2 (ja) * | 1996-05-27 | 2001-01-31 | 日本電気株式会社 | 復調器 |
| US6005895A (en) | 1996-12-20 | 1999-12-21 | Rambus Inc. | Apparatus and method for multilevel signaling |
| FR2769773B1 (fr) * | 1997-10-14 | 1999-11-12 | Thomson Multimedia Sa | Dispositif de conversion analogique-numerique |
| KR100292625B1 (ko) * | 1998-06-29 | 2001-07-12 | 박종섭 | 고속인터페이스장치 |
| US6255974B1 (en) | 1999-01-08 | 2001-07-03 | Mitsubishi Electric And Electronics Usa, Inc | Programmable dynamic range sigma delta A/D converter |
| US6211698B1 (en) | 1999-06-29 | 2001-04-03 | Hyundai Electronics Industries Co., Ltd. | High speed interface apparatus |
| US7161513B2 (en) | 1999-10-19 | 2007-01-09 | Rambus Inc. | Apparatus and method for improving resolution of a current mode driver |
| US7124221B1 (en) | 1999-10-19 | 2006-10-17 | Rambus Inc. | Low latency multi-level communication interface |
| US7269212B1 (en) | 2000-09-05 | 2007-09-11 | Rambus Inc. | Low-latency equalization in multi-level, multi-line communication systems |
| US6396329B1 (en) | 1999-10-19 | 2002-05-28 | Rambus, Inc | Method and apparatus for receiving high speed signals with low latency |
| US8861667B1 (en) | 2002-07-12 | 2014-10-14 | Rambus Inc. | Clock data recovery circuit with equalizer clock calibration |
| US7362800B1 (en) | 2002-07-12 | 2008-04-22 | Rambus Inc. | Auto-configured equalizer |
| US7292629B2 (en) | 2002-07-12 | 2007-11-06 | Rambus Inc. | Selectable-tap equalizer |
| JP6684740B2 (ja) * | 2017-03-07 | 2020-04-22 | 株式会社東芝 | 無線受信装置 |
| US10367666B2 (en) * | 2017-03-28 | 2019-07-30 | Xilinx, Inc. | ADC based receiver |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3544779A (en) * | 1967-09-06 | 1970-12-01 | Bell Telephone Labor Inc | Self-adjusting radix converter |
| IE38230B1 (en) * | 1972-09-15 | 1978-01-18 | Ind Des Telecommunications Com | Improvements in digital coders |
| US3872434A (en) * | 1973-12-05 | 1975-03-18 | Recognition Equipment Inc | Dynamic sample-by-sample automatic gain control |
| JPS558051B2 (ja) * | 1974-11-06 | 1980-03-01 | ||
| US4419657A (en) * | 1978-02-24 | 1983-12-06 | Federal Screw Works | Speech digitization system |
| US4216465A (en) * | 1978-03-07 | 1980-08-05 | Hughes Aircraft Company | Programmable analog to digital converter |
| JPS5617733U (ja) * | 1979-07-17 | 1981-02-16 | ||
| DE3015141C2 (de) * | 1980-04-19 | 1985-10-03 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Farbfernseh-Empfänger mit mindestens einer integrierten Schaltung für das Luminanzsignal und die Chrominanzsignale |
| JPS5713813A (en) * | 1980-06-27 | 1982-01-23 | Hitachi Ltd | Monolithic analog-to-digital converting circuit |
| JPS58107720A (ja) * | 1981-12-22 | 1983-06-27 | Sony Corp | Ａ／ｄコンバ−タ |
| US4475210A (en) * | 1982-02-26 | 1984-10-02 | International Telephone And Telegraph Corporation | Data eye monitor |
| JPS58206214A (ja) * | 1982-05-27 | 1983-12-01 | Nec Corp | Ａｇｃ回路 |
| JPS592431A (ja) * | 1982-06-28 | 1984-01-09 | Hitachi Ltd | アナログ・デイジタル変換器 |
| JPS59122226A (ja) * | 1982-12-28 | 1984-07-14 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換器 |
| JPH063947B2 (ja) * | 1983-03-16 | 1994-01-12 | 日本電気株式会社 | 自動利得制御回路 |
| JPS61120530A (ja) * | 1984-11-15 | 1986-06-07 | Toshiba Corp | アナログ・デジタル変換器 |
-
1984
- 1984-11-06 JP JP59233826A patent/JPS61112414A/ja active Granted
-
1985
- 1985-11-05 EP EP85114088A patent/EP0180969B1/en not_active Expired - Lifetime
- 1985-11-05 CA CA000494588A patent/CA1263189A/en not_active Expired
- 1985-11-05 DE DE8585114088T patent/DE3587232T2/de not_active Expired - Fee Related
- 1985-11-06 AU AU49398/85A patent/AU580808B2/en not_active Ceased
-
1988
- 1988-02-11 US US07/157,154 patent/US4875049A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0180969A2 (en) | 1986-05-14 |
| DE3587232D1 (de) | 1993-05-06 |
| US4875049A (en) | 1989-10-17 |
| EP0180969B1 (en) | 1993-03-31 |
| CA1263189A (en) | 1989-11-21 |
| EP0180969A3 (en) | 1988-09-21 |
| JPS61112414A (ja) | 1986-05-30 |
| DE3587232T2 (de) | 1993-07-08 |
| AU4939885A (en) | 1986-05-15 |
| AU580808B2 (en) | 1989-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0420523B2 (ja) | ||
| EP0153708B1 (en) | Multi-level decision circuit | |
| US4250458A (en) | Baseband DC offset detector and control circuit for DC coupled digital demodulator | |
| US3731199A (en) | Multilevel signal transmission system | |
| US5949280A (en) | Multivalued FSK demodulation window comparator | |
| US5438593A (en) | Adaptive threshold decision device for multistate modulation | |
| JPH04233850A (ja) | 多値デジタル信号用受信機 | |
| US5509030A (en) | RF receiver AGC incorporating time domain equalizer circuity | |
| JPH0681164B2 (ja) | 符号変調方式 | |
| JP3378397B2 (ja) | ４値ｆｓｋ復調回路及び多値レベル信号のディジタル復調方法 | |
| JPS6351608B2 (ja) | ||
| JPS63119331A (ja) | 多値識別方式 | |
| JPH0681162B2 (ja) | デ−タ判定回路 | |
| JPH0478213B2 (ja) | ||
| JP2587432B2 (ja) | 有効領域判定信号検出回路 | |
| JPS61236217A (ja) | オフセツト電圧補正回路 | |
| JPH0669187B2 (ja) | 多値識別回路 | |
| JPH0611122B2 (ja) | 多値識別回路 | |
| JPH0637816A (ja) | 復調器 | |
| JPH04326626A (ja) | 軟判定回路 | |
| JPH03211916A (ja) | 復調器 | |
| JPS61194918A (ja) | 多値識別回路 | |
| JPH0423649A (ja) | 判定信号発生回路 | |
| JP2001274705A (ja) | 受信装置 | |
| JPS6322501B2 (ja) |