JPH011268A - セラミックス回路基板 - Google Patents

セラミックス回路基板

Info

Publication number
JPH011268A
JPH011268A JP62-156197A JP15619787A JPH011268A JP H011268 A JPH011268 A JP H011268A JP 15619787 A JP15619787 A JP 15619787A JP H011268 A JPH011268 A JP H011268A
Authority
JP
Japan
Prior art keywords
circuit board
ceramic
ceramic circuit
conductor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62-156197A
Other languages
English (en)
Other versions
JPS641268A (en
JP2589492B2 (ja
Inventor
信介 矢野
河辺 洋
平井 隆巳
野々村 俊夫
進 西垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP62156197A priority Critical patent/JP2589492B2/ja
Priority claimed from JP62156197A external-priority patent/JP2589492B2/ja
Publication of JPS641268A publication Critical patent/JPS641268A/ja
Publication of JPH011268A publication Critical patent/JPH011268A/ja
Application granted granted Critical
Publication of JP2589492B2 publication Critical patent/JP2589492B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ6発明の目的 産業上の利用分野 本発明は民生用やコンピューター用等の電子工業に用い
られるセラミックスの多層配線基板に関する。
従来技術 従来電子機器類に使用する回路基板としてセラミックス
を絶縁体として使用した配線基板が使用されてきた。そ
の代表的なものとして、WやNoを配線用導体として使
用し、導体が酸化しないように還元雰囲気で焼成する導
体同時焼成セラミック配線基板がある。しかしながらこ
の基板は導体に讐やMOを使用するので、導通抵抗が1
0〜20m ohm /口と高く、又LSIなど半導体
素子を実装したり、部品のハンダ付けを可能にする為に
N1メツキやAuメツキの後処理が必要であだ。
?[走通これらの問題を解決するためにAg系、Au系
、Cu系などの導通抵抗が小さな導体材料を使用しく以
ドこれ等を低融点金属という)、これらの材料の融点以
ドの温度(800〜1100’C)で焼成できるセラミ
ック材料を絶縁体と・  して用いた導体を同時に焼成
する低温焼成セラミック配線基板が開発されている。 
従来のアルミナセラミックス基板の場合は、入出力端子
(■10端子)としてNo又は−の導体バンド]−にN
iをメツキし、この後コバール又は4.2合金のピンも
しくはリードをAg−Cuろう材を使用してろう付けし
ていた。しかしながら低温焼成基板の場合は導体として
へg、Au、C:u系の低融点金属を主体に使用する為
にこれらの金属は−やMOより耐熱性が劣るのでろう材
処理中にろう材中に溶解し強度を得ることができなかっ
た。従って、低温焼成ノ、(板の場合I10端子用のピ
ンやリードは、ハンダにより接続するのが一般的である
。ハンダの問題点としては耐熱温度が150〜200℃
と低くハンダ付けした後は低温で処理できる工程しか行
なえない。たとえばSiチンブのワイヤボンディングを
サーモソニックで行なうと基板温度は200℃以トにも
なってしまう。このようにハンダを使用した場合その後
の作業方法が温度の面から限定されてしまい、実用性が
大幅に低下する。この対策として特開昭Go−1787
61においてはチタン薄膜上に周期率表8属の金属膜を
有するパッドを置きその上にピンをろう付する方法を開
示している。この方法ではろう材料にAuの含有率が8
0%と多いAu−9n系のろう材を使用しているので固
くてもろく、強度がAg−Cuろうより弱く又コストが
高いという問題がある。
又アルミナ基板の七に薄膜を形成しAg−Cuろうを使
用1−1ろう付けする方法も知られているがMo、Wの
導体を同時焼成しる場合に使用するアルミナ基板は一般
に表面粗さが悪く、薄膜を形成するのが困難であった。
発明が解決しようとする問題点 本発明はAg、Au、Cu系の導体を有する低温焼結)
、(板トにこれらの導体と結合している金属パッドにA
g−Cu系のろう材を使用してI10端r−川のピンや
リードを接続したセラミックス回路基板を提供すること
である。
口1発明の構成 問題点を解決するための手段 本発明は800〜1100℃で焼成され内部に低融点金
属導体による回路配線を有する基板りに1z(脱法よっ
て形成された金属層の−LにI10端子用のピンもしく
はリードを、Cuを含むろう材により結合した構造をも
つことを特徴とするセラミックス回路基板である。なお
低温焼成基板は原材料に多量のガラス成分を含むので表
面粗さが良く薄膜形成に適する利点を右する。
金属層として周期率表の4A、5AJA、8.IB属の
金属及びこれ等の組合はせからなることを特徴としてい
る。さらにセラミックスノ^板材ネ゛1中のPbOは1
玉ら¥2以ドでろう材処理温度は600℃以1−の中性
又は5光性雰囲気で処理することを特徴としている。 
特開昭Go−178761に開示されたろうイ・1方法
の問題点は、ろう材に強度が弱くて高価なAu−5n系
の材料を使用する点にある。本発明はろう材として強度
が強くて安価なAg−Cu系のろうを使用する。Ag−
Cu系のろう材を使用するためAu−3n系のろう材の
約400℃に比較してろう材処理温度は高くなる。Ag
−Guの共晶温度は779℃であるから、ろう材の処理
温度はこれより高くなる。Zn、Bi、等の第3.4成
分を加えれば処理温度は低くなるが800℃以[二の処
理温度は必要である。この処理温度ではAg−Cuろう
中のCuが酸化しないようにろう材処理に際して中性も
しくは還元性雰囲気で行なう必要がある。このろう材処
理に際しては中性もしくはQ元性雰囲気はセラミック基
板にPbO成分が含まれているとPbOを還元させて基
板の絶縁性を劣化させる。従ってセラミックス基板材料
のPbO成分は1z以ドとし、好ましくはL5$以ドが
良い。すなわち使用する基板としてはノ、(末的にpb
oを含まず800〜1100℃で焼成できるもので表面
粗さが良好なものであれば良い。その代表的なものとし
てホウケイ酸ガラスや更に数種類の酸化物(例えばMg
O。
SrO,CaO,BaO,AI OK O,Na O,
ZnO,Li2O,Zr2023’2    2 、Tl02)を含むガラス粉末とアルミナ、石英、酸化
クロム、ムライト、コージュライトなどのセラミック粉
末の混合物を原料とするものや、コージュライト系、α
スボジュメン系の結晶が生ずる結晶化ガラス粉末を原料
にするものがある。例えば本発明者等の出願に係る特願
昭59−110973号、特願昭Go−83725号、
特願昭EiO−237458号、特願昭6O−282E
i88号はかかる材料の一例であり、これらの材料の不
純物としてPbOが1%以下が適する。これらの基板の
表面粗さRaは0.05〜0.4ルmでありこの用途に
適する。一方通常のW、Mo導体を回持焼成するのに使
用されるアルミナ基板の場合はRaが0.4〜1.Op
−mと大きく場合によっては研磨を必要とする。
Ag−Cu系ろう材の処理温度では低温焼成基板に使用
するAg系、Au系、Cu系の導体がろう付処理中にろ
う材に溶解してしまうので付着強度が劣化し、ビンやリ
ードに必要な接着強度が得られない。本発明ではろう付
処理する金属パッドを耐熱金属よりなる薄膜に形成して
 Ag−C:uろう付処理に耐えられるようにして又セ
ラミックスの付着性に優れたものや、Ag−Cuろう材
との濡れ性に優れた金属を組合わせる。これらの薄膜に
使用する金属としては周期率表の4A、5A、fliA
、 8.IB族の中より選択する。
薄膜の形成方法としてはスパッタリング、ノ入着、メツ
キが使用されるが最外層の部分には場合によっては厚膜
を使用しても良い。
第1図は本発明を示す概念図の一例でセラミックス基板
lにAg系導体15を内蔵し上面にSiチップ7、Au
電極6を搭載している。下面が本発明の具体例で内蔵及
びスルーホール中16のAg系導体15とI10端子と
してのコバーピ5の間をTi−No−Cu薄膜3さらに
Ag−Cuろう 4により接続した例を示している。
実施例1 Cab−At O−5iO2−B203系ガラス粉末と
アルミナ粉末からなるセラミックスグリーンシートにA
g導体ペーストを使用して配線パターンを印刷した後複
数枚を積層し熱圧着した。層間の導体の接続はグリーン
シートにパンチにより形成したスルーホール中に充填し
た導体ペーストにより行った。900℃で焼成した後第
2〜5図の順に薄膜を形成した。第2図に小才ようにセ
ラミ−7クス 1の内蔵導体としてAg導体2からなる
焼成基板上にメタルマスク8を固定しスパッタ装置の中
にセットする。
次に2 X 1o−6torrまで排気した後Arガス
を導入し、連続しテTi 9. Mo to、 Cu 
IIの順にそれぞれ0.1 体m 、1.0w国、2.
0用国の薄膜をIIF苗させた(第3図)。この場合7
1層9はセラミックス 1との付着を得るために、N。
層10はCu−Agろうへの71層9の拡!牧を防ぐた
めに、Cu層11はAg−Cuろう層13との濡れ性を
11)るためである。この後マスクをはずしく第4図)
、セラミックス基板上の15mmφの金属パッド上にA
g−Cuろうを使用して窒素/水素雰囲気中で850℃
、10分間処理して0.35mmφのビン12を接続し
た(第5図)。ビンの付着強度は5kg以上でビン切れ
した。又150℃@  R,r4−40℃のヒートサイ
クルを100サイクルした後も強度は変化しなかった。
又4.270イのビンを使用した場合も同様の結果を得
た。但しろう材の量が多すぎた場合は強度が低下して好
ましくなかった。又、第5図に示したスルーホール部分
16のAg導体2と薄膜の接続も良好で上記ヒートサイ
クル後も問題は生じなかった。Ti層9の部分をOrに
した場合や、No層10の部分をW 、Nb又はTaに
した場合も同様の結果を得た。又Cu層11の部分はN
i。
Ag又はPdにしても同様の結果を得た。
実施例2 CaO−MgO−At203−5iO,、−8203系
ガラス粉末とアルミナ粉末からなるセラミックスグリー
ンシートにAg−Pd導体ペース)13を使用して実施
例1と同様な方法で得た積層体を950’Oで焼成した
(第6図)。この後ピンを接続する側の表面に連続しテ
Ti9、Mo1O,Cu1lの順にそれぞれ0.1 g
m、1.0 gm、2.0 graの厚みの薄膜をスパ
ッタリング法で形成しその後フォトリソグラフィーを使
用してレジスト14のマスクを薄膜辷に形成した。その
後の工程は図示していないがCu膜をHCI −F e
 CI 2水溶液により、Mo膜をKOH−に3[Fe
(CM)e]5水溶液によりエツチングして薄膜を除去
し、1.5 amφのバンドを得た。残ったパッド上に
0.35mmφのコバー製のピンを850℃窒素還元雰
囲気でAg−Cuろうを使用してろう付した。ピンの付
着強度は5kg以上で総じてピン切れした。150 ’
0捉R,Tう一40℃で100 ヒートサイクル後も同
様の結果を得た。又4.270イのピンを使用した場合
も同様の結果を得た。Ti層9の部分をCrにした場合
やNo層10の部分をW、 Nb又はTaにした場合も
回様な結果であった。又Gulfの1゛クヒをAg、 
Pd又はNiにした場合も同様であった。
実施例3 Si080%、 B、0312%残りが7 )ly f
3 +)金属、及びアルカリ土類金属の酸化物などの組
成からなるゼ均粒度2 gmのガラス粉末50%と1l
均粒1隻54mのアルミナ粉末30%と酸化クロム粉末
20χよりなるセラミック絶縁体用混合粉末を使用して
実施例2と同様な方υ:でAg −Pd導体を内蔵した
セラミンク多層配線基板を作成した。この際焼成は酸化
性雰囲気中で950’CIHr保持の条件で行った。更
に実施例 1と同様な方法でTi、Mo、Cuの各層か
らなる1、5111IIlφの1tν膜パツドを形成し
、Ag−Cuろうを使用して0.35mmφのピンをろ
う伺した。ピンの付1、強度は5kg以)二でピン切し
た。又150℃手R,T5−4o℃のヒートサイクルを
lOOサイクルした後も強度は変化しなかった。又4.
270イのピンを使用した場合も同様の結果を得た。但
しろう材の賃が多すぎた場合は強度が低下して好ましく
なかった。又、第2図に示したスルーホール部分のAg
−Pd導体と薄膜の接続も良好で1−記ヒートサイクル
後も問題は生じなかった。T1の部分をOrにした場合
や、Noの部分を凱Nb又はTaにした場合も同様の結
果を得た。又Cuの部分はNi、Ag又はPdにしても
同様の結果を得た。
ハ 発明の効果 従来、使用することのできなかったAg−Cu系のろう
材により低温焼成ノ1(板にI10ビンやリードをろう
付できるようになった。この為接着強度が強いろう付は
ピンやリードを安価に得ることがIIf fkになった
。又この用途に供する低温焼成基板の表面粗さは、I1
0ピンやリードをろう利けする薄膜形成に8縞である利
点を有している。
【図面の簡単な説明】
第1図は本発明を含む概合図の一例を示す。 第2〜6図は本発明の製造法の一例の部分拡大図を示し
たものである。 第2図はメタルマスク内定 第3図は金属薄膜形成 第4図はメタルマスク除去 第5図はAg−C:uろうによりピン接着第6図は薄1
19F−のレジスト形成 lセラミンクスノ、(板2 Ag導体 3 Ti−No
−Cu薄1i!24 Ag−C:uろう 5 コバーピ
ン 13 Au電極7 Siチップ  8  メタルマ
スク9 Ti膜10 No IIQ    II  C
u膜    12ピン+3 Ag−Pd導体 14  
レジスト膜15 Ag系導体16スルーホール17  
Au−3iJ%晶特1;1出願人 鳴海製陶株式会社 第1図 第2図 第4図 第5図

Claims (4)

    【特許請求の範囲】
  1. (1)800〜1100℃で焼成され内部に低融点金属
    導体による回路配線を有する基板上に薄膜法よって形成
    された金属層の上にI/0端子用のピンもしくはリード
    を、Cuを含むろう材により結合した構造をもつことを
    特徴とするセラミックス回路基板
  2. (2)金属層が周期率表の4A、5A、6A、8、1B
    族の金属及びこれ等の組合はせからなることを特徴とす
    る特許請求の範囲第1項記載のセラミックス回路基板
  3. (3)セラミックス材料の酸化鉛の含有量が1重量%以
    下であることを特徴とする特許請求の範囲第1項記載の
    セラミックス回路基板
  4. (4)ろう付処理を600℃以上の中性または還元性雰
    囲気で処理することを特徴とする特許請求の範囲第1項
    記載のセラミクス回路基板
JP62156197A 1987-06-23 1987-06-23 セラミックス回路基板 Expired - Lifetime JP2589492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62156197A JP2589492B2 (ja) 1987-06-23 1987-06-23 セラミックス回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62156197A JP2589492B2 (ja) 1987-06-23 1987-06-23 セラミックス回路基板

Publications (3)

Publication Number Publication Date
JPS641268A JPS641268A (en) 1989-01-05
JPH011268A true JPH011268A (ja) 1989-01-05
JP2589492B2 JP2589492B2 (ja) 1997-03-12

Family

ID=15622488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62156197A Expired - Lifetime JP2589492B2 (ja) 1987-06-23 1987-06-23 セラミックス回路基板

Country Status (1)

Country Link
JP (1) JP2589492B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2665557B2 (ja) * 1988-09-14 1997-10-22 日本特殊陶業株式会社 セラミック本体と外部端子の接合構造体
JPH0794633A (ja) * 1993-09-24 1995-04-07 Ngk Spark Plug Co Ltd 金属部材を接合したセラミック基板
JP4571853B2 (ja) * 2004-12-14 2010-10-27 日本特殊陶業株式会社 配線基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6083356A (ja) * 1983-10-14 1985-05-11 Hitachi Ltd 半導体装置

Similar Documents

Publication Publication Date Title
EP0339881B1 (en) Method of making a ciccuit board
US5731066A (en) Electronic circuit device
CN111446212A (zh) 一种陶瓷一体化封装外壳及其制作工艺
EP0915512B1 (en) Ceramic substrate having a metal circuit
US4755631A (en) Apparatus for providing an electrical connection to a metallic pad situated on a brittle dielectric substrate
JP4467659B2 (ja) セラミックス回路基板
JP2589492B2 (ja) セラミックス回路基板
JPH05259593A (ja) AlN回路基板
JP4571853B2 (ja) 配線基板
JP3297567B2 (ja) 半導体素子収納用パッケージおよびその実装構造
JP2002134885A (ja) 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JP3719834B2 (ja) 低温焼成セラミックス
JP3723350B2 (ja) 配線基板およびその製造方法
JP3339999B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3323043B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JPH0227817B2 (ja)
JP3193275B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP2004039995A (ja) 配線基板
JP3210844B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP4497627B2 (ja) ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造
JPS63212087A (ja) 電気部品用ろう材
JPH04290488A (ja) 非酸化物系セラミックス回路基板の製法および該基板を用いた電子装置の製法
JPH0918144A (ja) ガラスセラミック多層配線基板及びその製造方法並びにガラスセラミック多層配線基板実装構造体
JPH09270479A (ja) セラミック配線基板
JP2003046033A (ja) 配線基板