JPH01128154A - プロセッサ切換え方式 - Google Patents
プロセッサ切換え方式Info
- Publication number
- JPH01128154A JPH01128154A JP28635287A JP28635287A JPH01128154A JP H01128154 A JPH01128154 A JP H01128154A JP 28635287 A JP28635287 A JP 28635287A JP 28635287 A JP28635287 A JP 28635287A JP H01128154 A JPH01128154 A JP H01128154A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- power
- switch
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 10
- 230000007246 mechanism Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はプロセッサ切換え方式に関し、特に異なる命令
体系を処理する複数のプロセッサを時間的に切換えて使
用するプロセッサ切換え方式に関する。
体系を処理する複数のプロセッサを時間的に切換えて使
用するプロセッサ切換え方式に関する。
従来技術
従来、情報処理システムにおいては、異なる命令体系の
命令を連続して効率よく処理するために、これらの命令
体系を各々が実行する複数のプロセッサを設け、これら
複数のプロセッサを時間的に切換えて使用している。
命令を連続して効率よく処理するために、これらの命令
体系を各々が実行する複数のプロセッサを設け、これら
複数のプロセッサを時間的に切換えて使用している。
これら複数のプロセッサの時間的な切換えの方法として
は、複数のプロセッサ各々にプロセッサ切換え用のパワ
ーオンスイッチ押下による初期化と同等のハードウェア
初期化を行うハードウェア初期化機構を設け、新たなl
10(入出力)命令によりそのハードウェア初期化機構
を動作させ、プロセッサの切換えを行う方法がある。
は、複数のプロセッサ各々にプロセッサ切換え用のパワ
ーオンスイッチ押下による初期化と同等のハードウェア
初期化を行うハードウェア初期化機構を設け、新たなl
10(入出力)命令によりそのハードウェア初期化機構
を動作させ、プロセッサの切換えを行う方法がある。
また、伯の方法として、動作中のプロセッサの処理終了
時にプロセッサ間通信により動作中のプロセッサから非
動作のプロセッサへの動作指示を行うことによりプロセ
ッサの切換えを行う方法もある。
時にプロセッサ間通信により動作中のプロセッサから非
動作のプロセッサへの動作指示を行うことによりプロセ
ッサの切換えを行う方法もある。
このような従来プロセッサ切換え方式では、異なる命令
体系を各々が実行する複数のプロセッサにハードウェア
初期化機構を設けてプロセッサの切換えを行う場合には
、ハードウェア初期化用のハードウェアが必要となり、
これらプロセッサにおいてハードウェアの増大を招くと
いう欠点がある。
体系を各々が実行する複数のプロセッサにハードウェア
初期化機構を設けてプロセッサの切換えを行う場合には
、ハードウェア初期化用のハードウェアが必要となり、
これらプロセッサにおいてハードウェアの増大を招くと
いう欠点がある。
また、プロセッサ間通信により動作中のプロセッサから
非動作のプロセッサへの動作指示を行う場合には、プロ
セッサ間通信用のハードウェアが必要となり、これらプ
ロセッサにおいてハードウェアの増大を招くという欠点
がある。
非動作のプロセッサへの動作指示を行う場合には、プロ
セッサ間通信用のハードウェアが必要となり、これらプ
ロセッサにおいてハードウェアの増大を招くという欠点
がある。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、ハードウェアの増大を招くことなく、動
作させるプロセッサを切換えること°ができるプロセッ
サ切換え方式の提供を目的とする。
されたもので、ハードウェアの増大を招くことなく、動
作させるプロセッサを切換えること°ができるプロセッ
サ切換え方式の提供を目的とする。
発明の構成
本発明によるプロセッサ切換え方式は、各々が異なる命
令体系を実行する複数のプロセッサからなるシステムの
プロセッサ切換え方式であって、前記複数のプロセッサ
に共通に電源を供給する電源供給手段と、外部信号に応
じて前記プロセッサを特定する特定情報を格納する無停
電メモリとを設け、前記電源供給手段からの電源供給に
よる起動時に初期化された前記複数のプロセッサ各々が
前記無停電メモリから前記特定情報を読出すことにより
、前記特定情報により特定されたプロセッサにおいて処
理動作を開始せしめるようにしたことを特徴とする。
令体系を実行する複数のプロセッサからなるシステムの
プロセッサ切換え方式であって、前記複数のプロセッサ
に共通に電源を供給する電源供給手段と、外部信号に応
じて前記プロセッサを特定する特定情報を格納する無停
電メモリとを設け、前記電源供給手段からの電源供給に
よる起動時に初期化された前記複数のプロセッサ各々が
前記無停電メモリから前記特定情報を読出すことにより
、前記特定情報により特定されたプロセッサにおいて処
理動作を開始せしめるようにしたことを特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る。図において、本発明の一実施例による情報処理シス
テムは、プロセッサ1,2と、電源回路3と、パワーオ
ンスイッチ4と、パワーオフスイッチ5と、無停電メモ
リ6と、操作卓8とを含んで構成されている。
る。図において、本発明の一実施例による情報処理シス
テムは、プロセッサ1,2と、電源回路3と、パワーオ
ンスイッチ4と、パワーオフスイッチ5と、無停電メモ
リ6と、操作卓8とを含んで構成されている。
プロセッサ1は命令体系Aを実行し、プロセッサ2はプ
ロセッサ1とは異なる命令体系Bを実行する。プロセッ
サ1,2には電源回路3から電源が共通に供給されてい
る。電源回路3にはパワーオンスイッチ4とパワーオフ
スイッチ5とが接続されており、パワーオンスイッチ4
は電源回路3をオン状態とし、パワーオフスイッチ5は
電源回路3をオフ状態とする。
ロセッサ1とは異なる命令体系Bを実行する。プロセッ
サ1,2には電源回路3から電源が共通に供給されてい
る。電源回路3にはパワーオンスイッチ4とパワーオフ
スイッチ5とが接続されており、パワーオンスイッチ4
は電源回路3をオン状態とし、パワーオフスイッチ5は
電源回路3をオフ状態とする。
無停電メモリ6は電源回路3とは独立した電源が内臓さ
れ、内部にプロセッサ動作指示フラグ7を有しており、
このプロセッサ動作指示フラグ7の更新は操作卓8によ
り行われる。また、操作卓8によって、プロセッサ1,
2の処理動作の終了が指示される。
れ、内部にプロセッサ動作指示フラグ7を有しており、
このプロセッサ動作指示フラグ7の更新は操作卓8によ
り行われる。また、操作卓8によって、プロセッサ1,
2の処理動作の終了が指示される。
第1図を用いて本発明の一実施例の動作について説明す
る。
る。
操作者がパワーオンスイッチ4を押下すると、電源回路
3がオン状態となってプロセッサ1.2に電源が供給さ
れる。
3がオン状態となってプロセッサ1.2に電源が供給さ
れる。
プロセッサ1,2は電源回路3から電源が供給されると
、夫々内部機構によりハードウェアの初期化を実行する
。プロセッサ1,2は初期化されると、無停電メモリ6
内のプロセッサ動作指示フラグ7の内容を読出し、その
内容において自装置の動作が指定されていれば処理動作
を続行し、自装置の非動作が指定されていればアイドル
状態となって外部への動作を一切停止する。
、夫々内部機構によりハードウェアの初期化を実行する
。プロセッサ1,2は初期化されると、無停電メモリ6
内のプロセッサ動作指示フラグ7の内容を読出し、その
内容において自装置の動作が指定されていれば処理動作
を続行し、自装置の非動作が指定されていればアイドル
状態となって外部への動作を一切停止する。
すなわち、操作者はプロセッサ1,2のうち一方の動作
の指定を操作卓8からプロセッサ動作指示フラグ7に書
込んでおくことによって、プロセッサ1.2のうちの一
方にジョブを実行させることができる。
の指定を操作卓8からプロセッサ動作指示フラグ7に書
込んでおくことによって、プロセッサ1.2のうちの一
方にジョブを実行させることができる。
たとえば、操作者が命令体系Aのジョブの次に命令体系
Bのジョブを連続して実行させる場合には、まずプロセ
ッサ動作指示フラグ7にプロセッサ1の動作の指定を操
作卓8から書込む。
Bのジョブを連続して実行させる場合には、まずプロセ
ッサ動作指示フラグ7にプロセッサ1の動作の指定を操
作卓8から書込む。
ここで操作者がパワーオンスイッチ4を押下すると、電
源回路3がオン状態となってプロセッサ1.2に電源が
供給され、プロセッサ1.2が夫々起動されて初期化さ
れる。
源回路3がオン状態となってプロセッサ1.2に電源が
供給され、プロセッサ1.2が夫々起動されて初期化さ
れる。
プロセッサ1,2は初期化されると、無停電メモリ6内
のプロセッサ動作指示フラグ7の内容を読出す。このプ
ロセッサ動作指示フラグ7の内容においてプロセッサ1
の動作が指定されているので、プロセッサ1で命令体系
Aのジョブが実行される。このとき、プロセッサ2はア
イドル状態となる。
のプロセッサ動作指示フラグ7の内容を読出す。このプ
ロセッサ動作指示フラグ7の内容においてプロセッサ1
の動作が指定されているので、プロセッサ1で命令体系
Aのジョブが実行される。このとき、プロセッサ2はア
イドル状態となる。
次に、命令体系Bのジョブを行う場合には、操作者が操
作卓8から終了コマンドを投入し、今動作中のプロセッ
サ1上の処理を終了させる。操作者はプロセッサ1での
命令体系Aのジョブを終了させると、操作卓8からプロ
セッサ動作指示フラグ7の内容をプロセッサ2の動作の
指定に更新し、パワーオフスイッチ5を押下して電源回
路3をオフ状態とする。これにより、電源回路3からプ
ロセッサ1,2への電源の供給が停止され、プロセッサ
1.2が停止する。
作卓8から終了コマンドを投入し、今動作中のプロセッ
サ1上の処理を終了させる。操作者はプロセッサ1での
命令体系Aのジョブを終了させると、操作卓8からプロ
セッサ動作指示フラグ7の内容をプロセッサ2の動作の
指定に更新し、パワーオフスイッチ5を押下して電源回
路3をオフ状態とする。これにより、電源回路3からプ
ロセッサ1,2への電源の供給が停止され、プロセッサ
1.2が停止する。
ここで、操作者は上述の動作と同様にしてパワーオンス
イッチ4を押下すると、プロセッサ動作指示フラグ7の
内容においてプロセッサ2の動作が指定されているので
、プロセッサ2で命令体系Bのジョブが実行される。こ
のとき、プロセッサ1はアイドル状態となる。
イッチ4を押下すると、プロセッサ動作指示フラグ7の
内容においてプロセッサ2の動作が指定されているので
、プロセッサ2で命令体系Bのジョブが実行される。こ
のとき、プロセッサ1はアイドル状態となる。
このように、無停電メモリ6のプロセッサ動作指示フラ
グ7に動作させるプロセッサ1,2を指定し、電源回路
3からの電源の供給により初期化されたプロセッサ1,
2によってプロセッサ動作指示フラグ7の内容を読出さ
せ、プロセッサ1゜2をその内容に応じて動作させるよ
うにすることによって、新たなハードウェア初期化機構
や、あるいはプロセッサ間通信機構のような大きなハー
ドウェアを必要とすることなく、動作させるプロセッサ
1,2の切換えを行うことができる。
グ7に動作させるプロセッサ1,2を指定し、電源回路
3からの電源の供給により初期化されたプロセッサ1,
2によってプロセッサ動作指示フラグ7の内容を読出さ
せ、プロセッサ1゜2をその内容に応じて動作させるよ
うにすることによって、新たなハードウェア初期化機構
や、あるいはプロセッサ間通信機構のような大きなハー
ドウェアを必要とすることなく、動作させるプロセッサ
1,2の切換えを行うことができる。
発明の詳細
な説明したように本発明によれば、異なる命令体系を実
行する複数のプロセッサに共通に供給された電源による
起動時に初期化された複数のプロセッサ各々が、無停電
メモリに格納され、かつ外部信号に応じてプロセッサを
特定する特定情報を読出すことにより、この特定情報に
より特定されたプロセッサにおいて処理動作を開始させ
るようにすることによって、ハードウェアの増大を招く
ことなく、動作させるプロセッサを切換えることができ
るという効果がある。
行する複数のプロセッサに共通に供給された電源による
起動時に初期化された複数のプロセッサ各々が、無停電
メモリに格納され、かつ外部信号に応じてプロセッサを
特定する特定情報を読出すことにより、この特定情報に
より特定されたプロセッサにおいて処理動作を開始させ
るようにすることによって、ハードウェアの増大を招く
ことなく、動作させるプロセッサを切換えることができ
るという効果がある。
第1図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 1.2・・・・・・プロセッサ 3・・・・・・電源回路 6・・・・・・無停電メモリ
る。 主要部分の符号の説明 1.2・・・・・・プロセッサ 3・・・・・・電源回路 6・・・・・・無停電メモリ
Claims (1)
- 各々が異なる命令体系を実行する複数のプロセッサから
なるシステムのプロセッサ切換え方式であって、前記複
数のプロセッサに共通に電源を供給する電源供給手段と
、外部信号に応じて前記プロセッサを特定する特定情報
を格納する無停電メモリとを設け、前記電源供給手段か
らの電源供給による起動時に初期化された前記複数のプ
ロセッサ各々が前記無停電メモリから前記特定情報を読
出すことにより、前記特定情報により特定されたプロセ
ッサにおいて処理動作を開始せしめるようにしたことを
特徴とするプロセッサ切換え方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28635287A JPH01128154A (ja) | 1987-11-12 | 1987-11-12 | プロセッサ切換え方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28635287A JPH01128154A (ja) | 1987-11-12 | 1987-11-12 | プロセッサ切換え方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01128154A true JPH01128154A (ja) | 1989-05-19 |
Family
ID=17703272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28635287A Pending JPH01128154A (ja) | 1987-11-12 | 1987-11-12 | プロセッサ切換え方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01128154A (ja) |
-
1987
- 1987-11-12 JP JP28635287A patent/JPH01128154A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201232249A (en) | Computer system and operating system switching method thereof | |
| JPH0113573B2 (ja) | ||
| KR910006823A (ko) | 기억장치의 전원 공급을 제어하는 제어장치를 구비한 컴퓨터 시스템 | |
| JPH04290109A (ja) | 情報処理装置 | |
| JPH0527954A (ja) | コンピユータシステム | |
| JPH06208525A (ja) | 処理装置の動作モード切替え方法 | |
| JPS6075938A (ja) | タイマ−割込み時のデイスパツチ方式 | |
| JPS63123110A (ja) | システム起動・切断制御方式 | |
| JPS6146552A (ja) | 情報処理装置 | |
| JPH0869444A (ja) | マルチプロセッサシステム | |
| JPH01125653A (ja) | 情報処理システム | |
| JPH064310A (ja) | 複数オペレーティングシステム切換え方式 | |
| JPH04259989A (ja) | 電源制御方式 | |
| JPH01234915A (ja) | 情報処理システム | |
| JPH01205310A (ja) | データ処理装置の電源供給制御方式 | |
| JPH0855020A (ja) | 運用中プログラム入替え方法 | |
| JPS6329861A (ja) | Ipl制御方式 | |
| JP2006261996A (ja) | 情報処理装置 | |
| JPH08272653A (ja) | フリーズ処理システム | |
| JPS6158019A (ja) | 電源維持装置 | |
| JPH04134527A (ja) | オペレーティングシステム選択切換方法 | |
| JPS63155241A (ja) | アドレス空間制御方式 | |
| JPS62264346A (ja) | デ−タ処理装置 | |
| JPH06103077A (ja) | メモリ領域の割当て方式 | |
| JPS6148746B2 (ja) |