JPH011284A - ツエナ−ダイオ−ド - Google Patents
ツエナ−ダイオ−ドInfo
- Publication number
- JPH011284A JPH011284A JP62-155565A JP15556587A JPH011284A JP H011284 A JPH011284 A JP H011284A JP 15556587 A JP15556587 A JP 15556587A JP H011284 A JPH011284 A JP H011284A
- Authority
- JP
- Japan
- Prior art keywords
- region
- junction
- insulating layer
- zener diode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はモノリシックIC等の半導体基板に形成したツ
ェナーダイオードに関する。
ェナーダイオードに関する。
〔発明の技術的背景およびその問題点〕従来、上記のよ
うなツェナーダイオードとして第4図および第5図に示
したものがある。図において、11はエピタキシャル成
長によりサブストレート上に形成されたn形層、12は
不純物拡散により上記n形層に形成されたp″領域13
は上記p′領領域2とpn接合を形成するように拡散形
成されたn”prJ域である。
うなツェナーダイオードとして第4図および第5図に示
したものがある。図において、11はエピタキシャル成
長によりサブストレート上に形成されたn形層、12は
不純物拡散により上記n形層に形成されたp″領域13
は上記p′領領域2とpn接合を形成するように拡散形
成されたn”prJ域である。
14は気相成長させた二酸化シリコンの絶縁層、15.
16は絶縁層I4に形成された孔部を介して上記p″領
域2とn+領域13にそれぞれ接合するように形成され
たアルミニウム製の電極である。なお、上記p″領域2
とn′領域13のpn接合近傍には両領域間のキャリア
拡散による空乏層が形成されている。
16は絶縁層I4に形成された孔部を介して上記p″領
域2とn+領域13にそれぞれ接合するように形成され
たアルミニウム製の電極である。なお、上記p″領域2
とn′領域13のpn接合近傍には両領域間のキャリア
拡散による空乏層が形成されている。
そして、電極15.16を介してp″領域12とn″領
域13間に逆バイアス電圧を印加すると図の斜線の接合
部分、すなわち、上記p n接合の絶縁層1−4近傍の
部分でトンネル効果あるいはアバランシェ効果による降
伏現象が生し、ツェナーダイオードとして動作する。
域13間に逆バイアス電圧を印加すると図の斜線の接合
部分、すなわち、上記p n接合の絶縁層1−4近傍の
部分でトンネル効果あるいはアバランシェ効果による降
伏現象が生し、ツェナーダイオードとして動作する。
しかしながら、上記のような従来のツェナーダイオード
においては逆バイアス時に絶縁層14にホットエレクト
ロンが注入され、これによって接合の降伏が起きる前記
pn接合の絶縁層近傍の部分が影百を受けるため、空乏
層の形状が微妙に変化して降伏電圧が経時変化するとい
う問題があった。
においては逆バイアス時に絶縁層14にホットエレクト
ロンが注入され、これによって接合の降伏が起きる前記
pn接合の絶縁層近傍の部分が影百を受けるため、空乏
層の形状が微妙に変化して降伏電圧が経時変化するとい
う問題があった。
本発明は、上記の問題点を解消し降伏電圧等の特性が変
化しない安定したツェナーダイオードを提供することを
目的とする。
化しない安定したツェナーダイオードを提供することを
目的とする。
本発明は上記の目的を達成するために、接合の降伏を表
面絶縁層近傍のpn接合で起こすようにしたツェナーダ
イオードにおいて、接合の降伏が起きるpn接合の表面
絶縁層側の終端部の全部あるいは大部分をp膨頭域側に
接合した電極で覆うようにした。
面絶縁層近傍のpn接合で起こすようにしたツェナーダ
イオードにおいて、接合の降伏が起きるpn接合の表面
絶縁層側の終端部の全部あるいは大部分をp膨頭域側に
接合した電極で覆うようにした。
これにより、絶縁層に注入されるホットエレクトロンを
軽減して空乏層の変化を抑え、降伏電圧が安定に保たれ
るようにした。
軽減して空乏層の変化を抑え、降伏電圧が安定に保たれ
るようにした。
第1図は本発明のツェナーダイオードの一実施例を示す
図であり、同図(a)は平面、同図fblは断面をそれ
ぞれ示す図である。
図であり、同図(a)は平面、同図fblは断面をそれ
ぞれ示す図である。
図において、1はエピタキシャル成長によりサブストレ
ートに形成したn形層、2は不純物拡散により上記n形
層1に形成されたp″領域3は上記p″領域に形成され
たn″領域であり、このn″領域2とn″領域3とのp
n接合の近傍には両領域間のキャリア拡散によって空乏
層が形成されている。
ートに形成したn形層、2は不純物拡散により上記n形
層1に形成されたp″領域3は上記p″領域に形成され
たn″領域であり、このn″領域2とn″領域3とのp
n接合の近傍には両領域間のキャリア拡散によって空乏
層が形成されている。
4は加熱処理により形成された二酸化シリコンの絶縁層
、5,6は絶縁層4に形成された孔部を介して上記p″
領域とn″領域3にそれぞれ接合するように形成された
アルミニウム製の電極であり、同図(a)に示したよう
に、n″領域2に接合された電極5は、n″領域2とn
″領域3とのpn接合の終端の部分すなわち絶縁層4の
近傍のpn接合部Jを絶縁層4の上から覆うような形状
に形成されている。
、5,6は絶縁層4に形成された孔部を介して上記p″
領域とn″領域3にそれぞれ接合するように形成された
アルミニウム製の電極であり、同図(a)に示したよう
に、n″領域2に接合された電極5は、n″領域2とn
″領域3とのpn接合の終端の部分すなわち絶縁層4の
近傍のpn接合部Jを絶縁層4の上から覆うような形状
に形成されている。
また、n″領域3例の電極6はp″領域側の電極5の形
成と同時に形成された接触部6aとこの接触部6aに接
合されるとともに電極5との絶縁を保つ第2の絶縁層4
′の上に形成された導出部6bとから形成されている。
成と同時に形成された接触部6aとこの接触部6aに接
合されるとともに電極5との絶縁を保つ第2の絶縁層4
′の上に形成された導出部6bとから形成されている。
そして、電極5,6を介してn″領域2とn“領域3と
の間に逆バイアス電圧を印加すると図の斜線の接合部分
、すなわち、絶縁層4近傍の上記pn接合部Jでトンネ
ル効果あるいはアバランシェ効果による降伏現象が生じ
、ツェナーダイオードとして動作する。
の間に逆バイアス電圧を印加すると図の斜線の接合部分
、すなわち、絶縁層4近傍の上記pn接合部Jでトンネ
ル効果あるいはアバランシェ効果による降伏現象が生じ
、ツェナーダイオードとして動作する。
このとき負のバイアスがかかるp″領域側の電極5が上
記pn接合部Jを絶縁層4の上から覆っているためホッ
トエレクトロンが絶縁層4に注入されにくくなり、従来
のようなホットエレクトロンの注入による空乏層の形状
の変化が抑えられ、降伏電圧の経時変化が軽減される。
記pn接合部Jを絶縁層4の上から覆っているためホッ
トエレクトロンが絶縁層4に注入されにくくなり、従来
のようなホットエレクトロンの注入による空乏層の形状
の変化が抑えられ、降伏電圧の経時変化が軽減される。
第2図は他の実施例を示す図であり、前記第1の実施例
のものに対応する部分には第1図と同じ符号を付して示
しである。また、n形層1.p”領域2.n″領域3.
絶縁層4は前記第1の実施例のものと同様にして形成さ
れている。
のものに対応する部分には第1図と同じ符号を付して示
しである。また、n形層1.p”領域2.n″領域3.
絶縁層4は前記第1の実施例のものと同様にして形成さ
れている。
この実施例ではn+領域3側の電極6はその導出部が絶
縁像4に重なるように一回で形成されており、同図(a
lに示したようにp4領域2例の電極5はこの電極6の
導出部との接触を回避するようにして、n″領域2とp
+領域3とのpn接合部Jを覆うように形成されている
。
縁像4に重なるように一回で形成されており、同図(a
lに示したようにp4領域2例の電極5はこの電極6の
導出部との接触を回避するようにして、n″領域2とp
+領域3とのpn接合部Jを覆うように形成されている
。
このようにすると、負のバイアスがかけられるp″領域
側の電極5が上記pn接合部Jの大部分を覆っているた
め前記同様の効果が得られるとともに、プレーナ加工の
工程数を減らすことができる。
側の電極5が上記pn接合部Jの大部分を覆っているた
め前記同様の効果が得られるとともに、プレーナ加工の
工程数を減らすことができる。
以上の実施例では、n″領域がp′領域内に形成されも
のについて示したが、第3図に示したようにn″領域2
とn″領域3とが一部でpn接合を形成するようにした
ツェナーダイオードについても、絶縁層4近傍のpn接
合部Jをその絶縁層4の上からp″頭域2側の電極5で
覆うようにすれば同様の効果を得ることができる。
のについて示したが、第3図に示したようにn″領域2
とn″領域3とが一部でpn接合を形成するようにした
ツェナーダイオードについても、絶縁層4近傍のpn接
合部Jをその絶縁層4の上からp″頭域2側の電極5で
覆うようにすれば同様の効果を得ることができる。
本発明によれば 接合の降伏を表面絶縁層近傍のpn接
合で起こすようにしたツェナーダイオードにおいて、接
合の降伏が起きるpn接合の表面絶縁層側の終端部の全
部あるいは大部分をp形領域側に接合した電極で覆うよ
うにしたので、絶縁層に注入されるホットエレクトロン
を軽減して空乏層の変化を軽減することができ、降伏電
圧等の特性が変化しない安定したツェナーダイオードを
得ることができる。
合で起こすようにしたツェナーダイオードにおいて、接
合の降伏が起きるpn接合の表面絶縁層側の終端部の全
部あるいは大部分をp形領域側に接合した電極で覆うよ
うにしたので、絶縁層に注入されるホットエレクトロン
を軽減して空乏層の変化を軽減することができ、降伏電
圧等の特性が変化しない安定したツェナーダイオードを
得ることができる。
第1図は本発明のツェナーダイオードの実施例を示す図
、 第2図は本発明のツェナーダイオードの他の実施例を示
す図、 第3図はp″領域n″領域が一部で接合面を形成するよ
うにしたツェナーダイオードを示す図、 第4図および第5図は従来のツェナーダイオードの例を
示す図である。 2・・・p″領域3・−・n″領域4・・・絶縁層、5
・・・p″領域側の電極、6・・・n″領域側の電極。 特許出願人 パイオニア株式会社 同 パイオニアビデオ株式会社 第1図 (a) 第2図
、 第2図は本発明のツェナーダイオードの他の実施例を示
す図、 第3図はp″領域n″領域が一部で接合面を形成するよ
うにしたツェナーダイオードを示す図、 第4図および第5図は従来のツェナーダイオードの例を
示す図である。 2・・・p″領域3・−・n″領域4・・・絶縁層、5
・・・p″領域側の電極、6・・・n″領域側の電極。 特許出願人 パイオニア株式会社 同 パイオニアビデオ株式会社 第1図 (a) 第2図
Claims (1)
- 接合の降伏を表面絶縁層近傍のpn接合で起こすよう
にしたツェナーダイオードにおいて、接合の降伏が起き
るpn接合の表面絶縁層側の終端部の全部あるいは大部
分をp形領域側に接合した電極で覆ったことを特徴とす
るツェナーダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15556587A JPS641284A (en) | 1987-06-24 | 1987-06-24 | Zener diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15556587A JPS641284A (en) | 1987-06-24 | 1987-06-24 | Zener diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH011284A true JPH011284A (ja) | 1989-01-05 |
| JPS641284A JPS641284A (en) | 1989-01-05 |
Family
ID=15608831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15556587A Pending JPS641284A (en) | 1987-06-24 | 1987-06-24 | Zener diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS641284A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04293270A (ja) * | 1991-03-22 | 1992-10-16 | Toshiba Corp | 半導体集積回路装置 |
| US7582537B2 (en) | 2004-12-15 | 2009-09-01 | Lg Electronics Inc. | Zener diode and methods for fabricating and packaging same |
-
1987
- 1987-06-24 JP JP15556587A patent/JPS641284A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4641172A (en) | Buried PN junction isolation regions for high power semiconductor devices | |
| JPH011284A (ja) | ツエナ−ダイオ−ド | |
| US6060763A (en) | Semiconductor device and method for producing same | |
| JPS6323335A (ja) | 半導体装置及びその製造方法 | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| JPS63204649A (ja) | 半導体装置 | |
| JPH011285A (ja) | ツエナ−ダイオ−ド | |
| JP3256643B2 (ja) | 半導体装置 | |
| JPH0499328A (ja) | バイポーラトランジスタ | |
| JPH0364929A (ja) | 半導体装置 | |
| JP2993084B2 (ja) | 電圧標準ダイオード | |
| JPS6244535Y2 (ja) | ||
| JPS61258471A (ja) | 半導体集積回路装置 | |
| JP3041908B2 (ja) | 半導体装置 | |
| KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
| JPS61142775A (ja) | Mosトランジスタ | |
| JPS6334949A (ja) | 半導体装置及びその製造方法 | |
| JPH05235394A (ja) | フォトトランジスタ | |
| JPS6113955U (ja) | 集積回路に組込まれるツエナ−ダイオ−ド | |
| JPS58132981A (ja) | ツエナ−ダイオ−ド | |
| JPH0129795Y2 (ja) | ||
| JPS6126267A (ja) | 双方向性ツエナ−ダイオ−ド | |
| JPH0434962A (ja) | 半導体装置 | |
| JPS61194874A (ja) | 半導体装置 | |
| JPS6124825B2 (ja) |