JPH06311755A - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JPH06311755A JPH06311755A JP5098196A JP9819693A JPH06311755A JP H06311755 A JPH06311755 A JP H06311755A JP 5098196 A JP5098196 A JP 5098196A JP 9819693 A JP9819693 A JP 9819693A JP H06311755 A JPH06311755 A JP H06311755A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- load circuit
- load
- circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004804 winding Methods 0.000 claims abstract description 59
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000010276 construction Methods 0.000 abstract 1
- 238000005549 size reduction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 24
- 239000003990 capacitor Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Inverter Devices (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Abstract
(57)【要約】
【目的】負荷短絡時のように、負荷回路への出力電圧が
電源電圧と比べて小さい場合でも、容易に電力制御を行
うことができ、しかも、回路構成が容易で、小型化に適
するインバータ装置を提供する。 【構成】高周波のスイッチング素子Ｑ1 を介して直流電
源Ｖｓに１次巻線Ｌ1 を接続されたトランスＴの一対の
２次巻線Ｌ2 ，Ｌ3 の互いに逆極性となる巻端に負荷回
路Ｚの一端を接続し、前記一対の２次巻線Ｌ2 ，Ｌ3 に
おける負荷回路Ｚに接続されていない側の巻端と前記負
荷回路Ｚの他端の間に低周波のスイッチング素子Ｑ2 ，
Ｑ3 を接続し、スイッチング素子Ｑ1 がオンであるとき
に、スイッチング素子Ｑ2 ，Ｑ3 に流れる電流が遮断さ
れるように構成した。
電源電圧と比べて小さい場合でも、容易に電力制御を行
うことができ、しかも、回路構成が容易で、小型化に適
するインバータ装置を提供する。 【構成】高周波のスイッチング素子Ｑ1 を介して直流電
源Ｖｓに１次巻線Ｌ1 を接続されたトランスＴの一対の
２次巻線Ｌ2 ，Ｌ3 の互いに逆極性となる巻端に負荷回
路Ｚの一端を接続し、前記一対の２次巻線Ｌ2 ，Ｌ3 に
おける負荷回路Ｚに接続されていない側の巻端と前記負
荷回路Ｚの他端の間に低周波のスイッチング素子Ｑ2 ，
Ｑ3 を接続し、スイッチング素子Ｑ1 がオンであるとき
に、スイッチング素子Ｑ2 ，Ｑ3 に流れる電流が遮断さ
れるように構成した。
Description
【０００１】
【産業上の利用分野】本発明は、直流入力電源を任意の
低周波電圧に変換して負荷回路を駆動するインバータ装
置に関するものである。
低周波電圧に変換して負荷回路を駆動するインバータ装
置に関するものである。
【０００２】
【従来の技術】図１０は従来のインバータ装置の回路図
である。Ｖｓは直流電源であり、例えば、１２Ｖの車載
用のバッテリよりなる。ＣＨＰは昇圧チョッパーであ
り、昇圧用のインダクタＬ0 ，Ｌ1 とスイッチング素子
Ｑ0 、逆流阻止用のダイオードＤ 0 及び平滑用のコンデ
ンサＣ0 よりなり、低圧の直流電源Ｖｓを昇圧して、例
えば、３００Ｖ程度の電圧Ｖｃを作成している。スイッ
チング素子Ｑ0 がオンのときに、インダクタＬ0 にエネ
ルギーを蓄積し、スイッチング素子Ｑ0 がオフのとき
に、そのエネルギーを直流電源Ｖｓに重畳して、昇圧さ
れた電圧Ｖ0 をコンデンサＣ0 に供給する。ＩＮＶは降
圧チョッパー兼用の矩形波インバータであり、スイッチ
ング素子Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 と、ダイオードＤ1 ，
Ｄ2 ，Ｄ3 ，Ｄ 4 、限流用インダクタＬ2 、負荷回路Ｚ
よりなり、スイッチング素子Ｑ1 ，Ｑ2，Ｑ3 ，Ｑ4 の
スイッチング周波数及びデューティを制御することによ
り、負荷回路Ｚへの供給電力を制御している。負荷回路
Ｚは、放電灯ＬＰと、ローパスフィルタ用のインダクタ
Ｌ及びコンデンサＣよりなり、インバータＩＮＶから負
荷回路Ｚへ流れる電流は、略三角波状の高周波リップル
を含むので、この高周波リップルをインダクタＬとコン
デンサＣで構成されるローパスフィルタにより減少させ
て、放電灯ＬＰに矩形波電力を供給するものである。放
電灯ＬＰは高圧放電灯よりなり、例えば、自動車の前照
灯に用いられるものである。
である。Ｖｓは直流電源であり、例えば、１２Ｖの車載
用のバッテリよりなる。ＣＨＰは昇圧チョッパーであ
り、昇圧用のインダクタＬ0 ，Ｌ1 とスイッチング素子
Ｑ0 、逆流阻止用のダイオードＤ 0 及び平滑用のコンデ
ンサＣ0 よりなり、低圧の直流電源Ｖｓを昇圧して、例
えば、３００Ｖ程度の電圧Ｖｃを作成している。スイッ
チング素子Ｑ0 がオンのときに、インダクタＬ0 にエネ
ルギーを蓄積し、スイッチング素子Ｑ0 がオフのとき
に、そのエネルギーを直流電源Ｖｓに重畳して、昇圧さ
れた電圧Ｖ0 をコンデンサＣ0 に供給する。ＩＮＶは降
圧チョッパー兼用の矩形波インバータであり、スイッチ
ング素子Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 と、ダイオードＤ1 ，
Ｄ2 ，Ｄ3 ，Ｄ 4 、限流用インダクタＬ2 、負荷回路Ｚ
よりなり、スイッチング素子Ｑ1 ，Ｑ2，Ｑ3 ，Ｑ4 の
スイッチング周波数及びデューティを制御することによ
り、負荷回路Ｚへの供給電力を制御している。負荷回路
Ｚは、放電灯ＬＰと、ローパスフィルタ用のインダクタ
Ｌ及びコンデンサＣよりなり、インバータＩＮＶから負
荷回路Ｚへ流れる電流は、略三角波状の高周波リップル
を含むので、この高周波リップルをインダクタＬとコン
デンサＣで構成されるローパスフィルタにより減少させ
て、放電灯ＬＰに矩形波電力を供給するものである。放
電灯ＬＰは高圧放電灯よりなり、例えば、自動車の前照
灯に用いられるものである。
【０００３】図１１１インバータＩＮＶの動作波形図で
ある。スイッチング素子Ｑ1 ，Ｑ3は高周波動作（数１
０〜数１００ＫＨｚ）、スイッチング素子Ｑ2 ，Ｑ4 は
低周波動作（数１０〜数１００Ｈｚ）を行う。スイッチ
ング素子Ｑ1 ，Ｑ4 が同時にオンのとき、コンデンサＣ
0 からスイッチング素子Ｑ1 、インダクタＬ2 、負荷回
路Ｚ、スイッチング素子Ｑ4 、コンデンサＣ0 の経路で
電流が流れ、負荷回路Ｚに電力を供給する。このとき、
インダクタＬ2 にはエネルギーが蓄えられる。次に、ス
イッチング素子Ｑ1 がオフ、スイッチング素子Ｑ4 がオ
ンのときに、インダクタＬ2 のエネルギーが転流して電
源となり、インダクタＬ2 、負荷回路Ｚ、スイッチング
素子Ｑ4 、ダイオードＤ2 、インダクタＬ2 の経路で放
出される。負荷回路Ｚへの電力供給は、スイッチング素
子Ｑ1 のスイッチング周波数やデューティを可変とする
ことにより制御される。次に、極性反転を行う場合は、
図１１に示すように、まず、スイッチング素子Ｑ2 ，Ｑ
3 を同時オンして、次に、スイッチング素子Ｑ3 のみを
オフして、ダイオードＤ1 をオンさせることにより、降
圧チョッパー動作をさせる。
ある。スイッチング素子Ｑ1 ，Ｑ3は高周波動作（数１
０〜数１００ＫＨｚ）、スイッチング素子Ｑ2 ，Ｑ4 は
低周波動作（数１０〜数１００Ｈｚ）を行う。スイッチ
ング素子Ｑ1 ，Ｑ4 が同時にオンのとき、コンデンサＣ
0 からスイッチング素子Ｑ1 、インダクタＬ2 、負荷回
路Ｚ、スイッチング素子Ｑ4 、コンデンサＣ0 の経路で
電流が流れ、負荷回路Ｚに電力を供給する。このとき、
インダクタＬ2 にはエネルギーが蓄えられる。次に、ス
イッチング素子Ｑ1 がオフ、スイッチング素子Ｑ4 がオ
ンのときに、インダクタＬ2 のエネルギーが転流して電
源となり、インダクタＬ2 、負荷回路Ｚ、スイッチング
素子Ｑ4 、ダイオードＤ2 、インダクタＬ2 の経路で放
出される。負荷回路Ｚへの電力供給は、スイッチング素
子Ｑ1 のスイッチング周波数やデューティを可変とする
ことにより制御される。次に、極性反転を行う場合は、
図１１に示すように、まず、スイッチング素子Ｑ2 ，Ｑ
3 を同時オンして、次に、スイッチング素子Ｑ3 のみを
オフして、ダイオードＤ1 をオンさせることにより、降
圧チョッパー動作をさせる。
【０００４】しかしながら、上述のような従来例にあっ
ては、回路構成が複雑で、部品点数が多いため、インバ
ータ装置全体の形状が大きくなる傾向があり、搭載スペ
ースが限られる用途（例えば、自動車や飛行機等のよう
な移動体）においては、設置場所を確保するのが難しい
という欠点があった。そこで、図１２に示すように、昇
圧チョッパー回路とインバータ回路とでスイッチング素
子Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 を共有化した方式（例えば、
特願平３−３４３２２４号）が提案されている。図１３
はその動作波形図であり、（ａ）はスイッチング素子Ｑ
1 、（ｂ）はスイッチング素子Ｑ3 、（ｃ）はスイッチ
ング素子Ｑ2 、（ｄ）はスイッチング素子Ｑ4 の動作を
示している。この方式では、負荷のインピーダンス変動
に対して十分な電力制御が効かない場合があった。具体
的に例を挙げると、図１２において、負荷Ｚのインピー
ダンスが低く、負荷Ｚの両端電圧が直流電源Ｖｓの電圧
よりも低い場合には、インダクタＬ2 に流れる電流がゼ
ロにはならない。したがって、例えば、負荷Ｚへの出力
線が接地ラインＧＮＤと短絡した場合のように、負荷Ｚ
の異常時には、直流電源Ｖｓからの電力供給を停止す
る。このため、スイッチング素子Ｑ1 〜Ｑ4 をオフにす
ると、インダクタＬ2 に蓄えられたエネルギーのため、
インダクタＬ2 の両端に異常な高電圧が発生し、スイッ
チング素子Ｑ1〜Ｑ4 にダメージを与える。そのため、
スイッチング素子Ｑ1 〜Ｑ4 の両端にスナバー回路等を
付加する方法等が考えられるが、負荷Ｚが低インピーダ
ンスのときに大電力を供給する必要がある場合において
は、そのスナバー回路等の保護回路の形状が大きくな
り、インバータ装置自体が大きくなるという欠点があっ
た。
ては、回路構成が複雑で、部品点数が多いため、インバ
ータ装置全体の形状が大きくなる傾向があり、搭載スペ
ースが限られる用途（例えば、自動車や飛行機等のよう
な移動体）においては、設置場所を確保するのが難しい
という欠点があった。そこで、図１２に示すように、昇
圧チョッパー回路とインバータ回路とでスイッチング素
子Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 を共有化した方式（例えば、
特願平３−３４３２２４号）が提案されている。図１３
はその動作波形図であり、（ａ）はスイッチング素子Ｑ
1 、（ｂ）はスイッチング素子Ｑ3 、（ｃ）はスイッチ
ング素子Ｑ2 、（ｄ）はスイッチング素子Ｑ4 の動作を
示している。この方式では、負荷のインピーダンス変動
に対して十分な電力制御が効かない場合があった。具体
的に例を挙げると、図１２において、負荷Ｚのインピー
ダンスが低く、負荷Ｚの両端電圧が直流電源Ｖｓの電圧
よりも低い場合には、インダクタＬ2 に流れる電流がゼ
ロにはならない。したがって、例えば、負荷Ｚへの出力
線が接地ラインＧＮＤと短絡した場合のように、負荷Ｚ
の異常時には、直流電源Ｖｓからの電力供給を停止す
る。このため、スイッチング素子Ｑ1 〜Ｑ4 をオフにす
ると、インダクタＬ2 に蓄えられたエネルギーのため、
インダクタＬ2 の両端に異常な高電圧が発生し、スイッ
チング素子Ｑ1〜Ｑ4 にダメージを与える。そのため、
スイッチング素子Ｑ1 〜Ｑ4 の両端にスナバー回路等を
付加する方法等が考えられるが、負荷Ｚが低インピーダ
ンスのときに大電力を供給する必要がある場合において
は、そのスナバー回路等の保護回路の形状が大きくな
り、インバータ装置自体が大きくなるという欠点があっ
た。
【０００５】
【発明が解決しようとする課題】本発明は上述のような
点に鑑みてなされたものであり、その目的とするところ
は、例えば、負荷短絡時のように、負荷回路への出力電
圧が電源電圧と比べて小さい場合でも、容易に電力制御
を行うことができ、しかも、回路構成が容易で、小型化
に適するインバータ装置を提供することにある。
点に鑑みてなされたものであり、その目的とするところ
は、例えば、負荷短絡時のように、負荷回路への出力電
圧が電源電圧と比べて小さい場合でも、容易に電力制御
を行うことができ、しかも、回路構成が容易で、小型化
に適するインバータ装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明にあっては、上記
の課題を解決するために、図１及び図２に示すように、
高周波的にスイッチング動作を行う第１のスイッチング
素子Ｑ1 と、第１のスイッチング素子Ｑ1 を介して直流
電源Ｖｓに１次巻線Ｌ1 を接続され、一対の２次巻線Ｌ
2 ，Ｌ3 を備えるトランスＴと、前記一対の２次巻線Ｌ
2 ，Ｌ3 の互いに逆極性となる巻端に一端を接続された
負荷回路Ｚと、前記一対の２次巻線Ｌ2，Ｌ3 における
負荷回路Ｚに接続されていない側の巻端と前記負荷回路
Ｚの他端の間にそれぞれ接続され、第１のスイッチング
素子Ｑ1 のオン・オフ周期に比べて十分に長い周期で交
互にオン・オフされる第２及び第３のスイッチング素子
Ｑ 2 ，Ｑ3 とを備え、第１のスイッチング素子Ｑ1 がオ
ンであるときに第２及び第３のスイッチング素子Ｑ2 ，
Ｑ3 に流れる電流が遮断されるように構成したことを特
徴とするものである。
の課題を解決するために、図１及び図２に示すように、
高周波的にスイッチング動作を行う第１のスイッチング
素子Ｑ1 と、第１のスイッチング素子Ｑ1 を介して直流
電源Ｖｓに１次巻線Ｌ1 を接続され、一対の２次巻線Ｌ
2 ，Ｌ3 を備えるトランスＴと、前記一対の２次巻線Ｌ
2 ，Ｌ3 の互いに逆極性となる巻端に一端を接続された
負荷回路Ｚと、前記一対の２次巻線Ｌ2，Ｌ3 における
負荷回路Ｚに接続されていない側の巻端と前記負荷回路
Ｚの他端の間にそれぞれ接続され、第１のスイッチング
素子Ｑ1 のオン・オフ周期に比べて十分に長い周期で交
互にオン・オフされる第２及び第３のスイッチング素子
Ｑ 2 ，Ｑ3 とを備え、第１のスイッチング素子Ｑ1 がオ
ンであるときに第２及び第３のスイッチング素子Ｑ2 ，
Ｑ3 に流れる電流が遮断されるように構成したことを特
徴とするものである。
【０００７】
【作用】本発明によれば、スイッチング素子Ｑ1 がオン
したときにトランスＴにエネルギーを蓄積し、スイッチ
ング素子Ｑ1 がオフしたときにスイッチング素子Ｑ2 又
はＱ3 を介して負荷回路Ｚにエネルギーを放出するよう
にしたから、負荷短絡時のように、負荷回路Ｚへの出力
電圧が電源電圧と比べて小さい場合でも、容易に電力制
御を行うことができ、しかも、回路構成が容易で、小型
化に適するものである。
したときにトランスＴにエネルギーを蓄積し、スイッチ
ング素子Ｑ1 がオフしたときにスイッチング素子Ｑ2 又
はＱ3 を介して負荷回路Ｚにエネルギーを放出するよう
にしたから、負荷短絡時のように、負荷回路Ｚへの出力
電圧が電源電圧と比べて小さい場合でも、容易に電力制
御を行うことができ、しかも、回路構成が容易で、小型
化に適するものである。
【０００８】
【実施例】図１は本発明の基本的な実施例の構成を示す
回路図である。以下、その回路構成について説明する。
直流電源Ｖｓの正極には、トランスＴの１次巻線Ｌ1 の
一端が接続されている。トランスＴの１次巻線Ｌ1 の他
端は、スイッチング素子Ｑ 1 を介して直流電源Ｖｓの負
極に接続されている。トランスＴの２次巻線Ｌ2 ，Ｌ3
は図示された極性で直列に接続されている。２次巻線Ｌ
2 ，Ｌ3 の互いに逆極性の巻端は負荷回路Ｚの一端に接
続されている。２次巻線Ｌ2 の負荷回路Ｚに接続されて
いない側の巻端は、ダイオードＤ2 のアノードに接続さ
れており、また、２次巻線Ｌ3 の負荷回路Ｚに接続され
ていない側の巻端は、ダイオードＤ3のカソードに接続
されている。ダイオードＤ2 のカソードはスイッチング
素子Ｑ 2 を介して負荷回路Ｚの他端に接続されており、
ダイオードＤ3 のアノードはスイッチング素子Ｑ3 を介
して負荷回路Ｚの他端に接続されている。本実施例で
は、負荷回路Ｚとして、放電灯ＬＰとインダクタＬの直
列回路にコンデンサＣを並列接続して構成されている。
回路図である。以下、その回路構成について説明する。
直流電源Ｖｓの正極には、トランスＴの１次巻線Ｌ1 の
一端が接続されている。トランスＴの１次巻線Ｌ1 の他
端は、スイッチング素子Ｑ 1 を介して直流電源Ｖｓの負
極に接続されている。トランスＴの２次巻線Ｌ2 ，Ｌ3
は図示された極性で直列に接続されている。２次巻線Ｌ
2 ，Ｌ3 の互いに逆極性の巻端は負荷回路Ｚの一端に接
続されている。２次巻線Ｌ2 の負荷回路Ｚに接続されて
いない側の巻端は、ダイオードＤ2 のアノードに接続さ
れており、また、２次巻線Ｌ3 の負荷回路Ｚに接続され
ていない側の巻端は、ダイオードＤ3のカソードに接続
されている。ダイオードＤ2 のカソードはスイッチング
素子Ｑ 2 を介して負荷回路Ｚの他端に接続されており、
ダイオードＤ3 のアノードはスイッチング素子Ｑ3 を介
して負荷回路Ｚの他端に接続されている。本実施例で
は、負荷回路Ｚとして、放電灯ＬＰとインダクタＬの直
列回路にコンデンサＣを並列接続して構成されている。
【０００９】図２は本実施例の動作波形図である。図
中、Ｖｃは負荷回路ＺのコンデンサＣの両端電圧、Ｉは
放電灯ＬＰに流れる電流である。図示されているよう
に、トランスＴの１次巻線Ｌ1 に接続されたスイッチン
グ素子Ｑ1 は数ｋＨｚ〜数百ｋＨｚの高周波でスイッチ
ングする。このスイッチング素子Ｑ1 の高周波的なスイ
ッチング動作により昇降圧チョッパー動作を行うもので
ある。また、トランスＴの２次巻線Ｌ2 ，Ｌ3 に接続さ
れたスイッチング素子Ｑ2 ，Ｑ3 は数Ｈｚ〜数百Ｈｚの
低周波で交互にオン・オフする。これらのスイッチング
素子Ｑ2 ，Ｑ3 の低周波的なスイッチング動作により、
負荷回路Ｚに供給される電圧の極性を切り換えて、図２
に示すような矩形波電圧Ｖｃの出力を得ている。
中、Ｖｃは負荷回路ＺのコンデンサＣの両端電圧、Ｉは
放電灯ＬＰに流れる電流である。図示されているよう
に、トランスＴの１次巻線Ｌ1 に接続されたスイッチン
グ素子Ｑ1 は数ｋＨｚ〜数百ｋＨｚの高周波でスイッチ
ングする。このスイッチング素子Ｑ1 の高周波的なスイ
ッチング動作により昇降圧チョッパー動作を行うもので
ある。また、トランスＴの２次巻線Ｌ2 ，Ｌ3 に接続さ
れたスイッチング素子Ｑ2 ，Ｑ3 は数Ｈｚ〜数百Ｈｚの
低周波で交互にオン・オフする。これらのスイッチング
素子Ｑ2 ，Ｑ3 の低周波的なスイッチング動作により、
負荷回路Ｚに供給される電圧の極性を切り換えて、図２
に示すような矩形波電圧Ｖｃの出力を得ている。
【００１０】例えば、ｔ1 〜ｔ2 の期間において、スイ
ッチング素子Ｑ1 がオンのときには、直流電源Ｖｓ、１
次巻線Ｌ1 、スイッチング素子Ｑ1 、直流電源Ｖｓの経
路で電流が流れて、１次巻線Ｌ1 にはスイッチング素子
Ｑ1 がオフする直前のピーク電流値に応じたエネルギー
が蓄えられる。次に、スイッチング素子Ｑ1 がオフする
と、蓄えられたエネルギーは１次巻線Ｌ1 と磁気結合し
た２次巻線Ｌ2 から、２次巻線Ｌ2 、ダイオードＤ2 、
スイッチング素子Ｑ2 、負荷回路Ｚの経路で放出され
て、コンデンサＣを充電する。このとき、コンデンサＣ
は、図１の矢印で示すような方向に電圧Ｖｃが発生す
る。負荷回路Ｚに対する極性反転時には、図２の場合、
スイッチング素子Ｑ2 ，Ｑ3 を同時オンしているが、ス
イッチング素子Ｑ2 ，Ｑ3 を同時オフしても良い。特に
限定はしない。
ッチング素子Ｑ1 がオンのときには、直流電源Ｖｓ、１
次巻線Ｌ1 、スイッチング素子Ｑ1 、直流電源Ｖｓの経
路で電流が流れて、１次巻線Ｌ1 にはスイッチング素子
Ｑ1 がオフする直前のピーク電流値に応じたエネルギー
が蓄えられる。次に、スイッチング素子Ｑ1 がオフする
と、蓄えられたエネルギーは１次巻線Ｌ1 と磁気結合し
た２次巻線Ｌ2 から、２次巻線Ｌ2 、ダイオードＤ2 、
スイッチング素子Ｑ2 、負荷回路Ｚの経路で放出され
て、コンデンサＣを充電する。このとき、コンデンサＣ
は、図１の矢印で示すような方向に電圧Ｖｃが発生す
る。負荷回路Ｚに対する極性反転時には、図２の場合、
スイッチング素子Ｑ2 ，Ｑ3 を同時オンしているが、ス
イッチング素子Ｑ2 ，Ｑ3 を同時オフしても良い。特に
限定はしない。
【００１１】続いて、極性反転後、ｔ2 〜ｔ3 の期間に
おいて、スイッチング素子Ｑ1 がオンのときには、直流
電源Ｖｓ、１次巻線Ｌ1 、スイッチング素子Ｑ1 、直流
電源Ｖｓの経路で電流が流れて、１次巻線Ｌ1 にはスイ
ッチング素子Ｑ1 がオフする直前のピーク電流値に応じ
たエネルギーが蓄えられる。次に、スイッチング素子Ｑ
1 がオフすると、蓄えられたエネルギーは１次巻線Ｌ1
と磁気結合した２次巻線Ｌ3 から、負荷回路Ｚ、スイッ
チング素子Ｑ3 、ダイオードＤ3 の経路で放出されて、
コンデンサＣを上記とは逆方向に充電する。これによ
り、コンデンサＣの両端電圧Ｖｃ及び放電灯ＬＰに流れ
る電流Ｉは、図２に示すように、低周波で交番する略矩
形波状の電圧及び電流になる。この低周波は、スイッチ
ング素子Ｑ 2 ，Ｑ3 のスイッチング周波数とほぼ一致す
る。
おいて、スイッチング素子Ｑ1 がオンのときには、直流
電源Ｖｓ、１次巻線Ｌ1 、スイッチング素子Ｑ1 、直流
電源Ｖｓの経路で電流が流れて、１次巻線Ｌ1 にはスイ
ッチング素子Ｑ1 がオフする直前のピーク電流値に応じ
たエネルギーが蓄えられる。次に、スイッチング素子Ｑ
1 がオフすると、蓄えられたエネルギーは１次巻線Ｌ1
と磁気結合した２次巻線Ｌ3 から、負荷回路Ｚ、スイッ
チング素子Ｑ3 、ダイオードＤ3 の経路で放出されて、
コンデンサＣを上記とは逆方向に充電する。これによ
り、コンデンサＣの両端電圧Ｖｃ及び放電灯ＬＰに流れ
る電流Ｉは、図２に示すように、低周波で交番する略矩
形波状の電圧及び電流になる。この低周波は、スイッチ
ング素子Ｑ 2 ，Ｑ3 のスイッチング周波数とほぼ一致す
る。
【００１２】以上のような回路構成及び動作により、負
荷回路Ｚが短絡等の状態でも、負荷回路Ｚへ電力を供給
する際に、直流電源Ｖｓが切り離されているため、トラ
ンスＴに蓄積されているエネルギーがすべて放出されれ
ば、スイッチング素子Ｑ1 〜Ｑ3 をすべてオフしても問
題は無い。すなわち、負荷回路の両端電圧Ｖｃが直流電
源Ｖｓの電圧よりも小さいモード（例えば、放電灯ＬＰ
のインピーダンスが非常に小さい場合等）でもスイッチ
ングによる制御が可能になった。また、図１０の従来例
と比べても、回路構成は簡単になり、インバータ装置自
体も小型化される。
荷回路Ｚが短絡等の状態でも、負荷回路Ｚへ電力を供給
する際に、直流電源Ｖｓが切り離されているため、トラ
ンスＴに蓄積されているエネルギーがすべて放出されれ
ば、スイッチング素子Ｑ1 〜Ｑ3 をすべてオフしても問
題は無い。すなわち、負荷回路の両端電圧Ｖｃが直流電
源Ｖｓの電圧よりも小さいモード（例えば、放電灯ＬＰ
のインピーダンスが非常に小さい場合等）でもスイッチ
ングによる制御が可能になった。また、図１０の従来例
と比べても、回路構成は簡単になり、インバータ装置自
体も小型化される。
【００１３】図３は本発明の具体的な一実施例の回路図
であり、図４はその動作波形図である。本実施例では、
スイッチング素子Ｑ2 ，Ｑ3 としてバイポーラトランジ
スタを使用し、それぞれにダイオードＤ4 ，Ｄ5 を逆並
列接続しているが、スイッチング素子としては、ＭＯＳ
ＦＥＴ、ＩＧＢＴ、リレー等であっても良い。保護用ダ
イオードＤ4 ，Ｄ5 は、スイッチング素子Ｑ2 ，Ｑ3 に
逆方向に過電圧が印加されるのを防止するために接続さ
れている。ここで、直流電源Ｖｓとしては、図５に示す
ような全波整流した脈流電圧であっても良い。また、負
荷回路Ｚにおいて、負荷ＬＰに高周波電流が流れても良
ければ、コンデンサＣとインダクタＬよりなるローパス
フィルタは不要である。負荷ＬＰとしては、放電灯のよ
うな負特性を持つ負荷のほか、抵抗負荷であっても良
い。本実施例の動作は、図１の基本構成と同様である。
また、スイッチング素子Ｑ2 ，Ｑ3 の接続点をグランド
電位とすることにより、スイッチング素子Ｑ2 ，Ｑ3 の
ドライブ回路を簡略化できると共に、負荷回路Ｚの電圧
や電流を容易に検出することができる。また、負荷ＬＰ
の対地電位が安定するため、低ノイズになる。
であり、図４はその動作波形図である。本実施例では、
スイッチング素子Ｑ2 ，Ｑ3 としてバイポーラトランジ
スタを使用し、それぞれにダイオードＤ4 ，Ｄ5 を逆並
列接続しているが、スイッチング素子としては、ＭＯＳ
ＦＥＴ、ＩＧＢＴ、リレー等であっても良い。保護用ダ
イオードＤ4 ，Ｄ5 は、スイッチング素子Ｑ2 ，Ｑ3 に
逆方向に過電圧が印加されるのを防止するために接続さ
れている。ここで、直流電源Ｖｓとしては、図５に示す
ような全波整流した脈流電圧であっても良い。また、負
荷回路Ｚにおいて、負荷ＬＰに高周波電流が流れても良
ければ、コンデンサＣとインダクタＬよりなるローパス
フィルタは不要である。負荷ＬＰとしては、放電灯のよ
うな負特性を持つ負荷のほか、抵抗負荷であっても良
い。本実施例の動作は、図１の基本構成と同様である。
また、スイッチング素子Ｑ2 ，Ｑ3 の接続点をグランド
電位とすることにより、スイッチング素子Ｑ2 ，Ｑ3 の
ドライブ回路を簡略化できると共に、負荷回路Ｚの電圧
や電流を容易に検出することができる。また、負荷ＬＰ
の対地電位が安定するため、低ノイズになる。
【００１４】図６は本発明の別の実施例の回路図であ
り、図７はその動作波形図である。本実施例では、スイ
ッチング素子Ｑ2 ，Ｑ3 として、バイポーラトランジス
タやＭＯＳＦＥＴのような一般的な半導体素子ではな
く、サイリスタ、トライアック、ＧＴＯ等のように、一
度トリガしてオンさせると、素子に流れる電流が保持電
流以下になるまでオフしない自己保持型の半導体素子を
使用したことである。このような自己保持型の半導体素
子を使用したことにより、トランスの蓄積エネルギーが
ゼロでない場合のスイッチング素子Ｑ1 〜Ｑ3 の同時オ
フ対策が不要であり、また、スイッチング素子Ｑ2 ，Ｑ
3 のドライブ用電源の容量が小さくて済み、電源電圧が
低下してもスイッチング素子Ｑ2 ，Ｑ3 のオン状態を保
証するためにバックアップ用電源などを必要とせず、電
解コンデンサ等を大きくする必要が無いという利点があ
る。
り、図７はその動作波形図である。本実施例では、スイ
ッチング素子Ｑ2 ，Ｑ3 として、バイポーラトランジス
タやＭＯＳＦＥＴのような一般的な半導体素子ではな
く、サイリスタ、トライアック、ＧＴＯ等のように、一
度トリガしてオンさせると、素子に流れる電流が保持電
流以下になるまでオフしない自己保持型の半導体素子を
使用したことである。このような自己保持型の半導体素
子を使用したことにより、トランスの蓄積エネルギーが
ゼロでない場合のスイッチング素子Ｑ1 〜Ｑ3 の同時オ
フ対策が不要であり、また、スイッチング素子Ｑ2 ，Ｑ
3 のドライブ用電源の容量が小さくて済み、電源電圧が
低下してもスイッチング素子Ｑ2 ，Ｑ3 のオン状態を保
証するためにバックアップ用電源などを必要とせず、電
解コンデンサ等を大きくする必要が無いという利点があ
る。
【００１５】図８は本発明のさらに別の実施例の回路図
であり、図９はその動作波形図である。本実施例では、
トランスＴの１次巻線Ｌ1 とスイッチング素子Ｑ1 の直
列回路と、トランスＴ1 の１次巻線Ｌ4 とスイッチング
素子Ｑ4 の直列回路を、直流電源Ｖｓに並列接続されて
いる。トランスＴ1 の２次巻線Ｌ5 ，Ｌ6 は図示された
極性で直列に接続されている。２次巻線Ｌ5 ，Ｌ6 の互
いに逆極性の巻端は負荷回路Ｚの一端に接続されてい
る。２次巻線Ｌ5 の負荷回路Ｚに接続されていない側の
巻端は、ダイオードＤ6 のアノードに接続されており、
また、２次巻線Ｌ 6 の負荷回路Ｚに接続されていない側
の巻端は、ダイオードＤ7 のカソードに接続されてい
る。ダイオードＤ6 のカソードはスイッチング素子Ｑ2
を介して負荷回路Ｚの他端に接続されており、ダイオー
ドＤ7 のアノードはスイッチング素子Ｑ3 を介して負荷
回路Ｚの他端に接続されている。
であり、図９はその動作波形図である。本実施例では、
トランスＴの１次巻線Ｌ1 とスイッチング素子Ｑ1 の直
列回路と、トランスＴ1 の１次巻線Ｌ4 とスイッチング
素子Ｑ4 の直列回路を、直流電源Ｖｓに並列接続されて
いる。トランスＴ1 の２次巻線Ｌ5 ，Ｌ6 は図示された
極性で直列に接続されている。２次巻線Ｌ5 ，Ｌ6 の互
いに逆極性の巻端は負荷回路Ｚの一端に接続されてい
る。２次巻線Ｌ5 の負荷回路Ｚに接続されていない側の
巻端は、ダイオードＤ6 のアノードに接続されており、
また、２次巻線Ｌ 6 の負荷回路Ｚに接続されていない側
の巻端は、ダイオードＤ7 のカソードに接続されてい
る。ダイオードＤ6 のカソードはスイッチング素子Ｑ2
を介して負荷回路Ｚの他端に接続されており、ダイオー
ドＤ7 のアノードはスイッチング素子Ｑ3 を介して負荷
回路Ｚの他端に接続されている。
【００１６】この実施例の動作は、今までの実施例と同
様であるが、トランスを複数（２個以上）にして、負荷
にエネルギーを供給するのが特徴である。例えば、負荷
への出力電力を一定とすると、１つのトランスに流れる
電流が小さくて済むため、特に、直流電源Ｖｓが１２Ｖ
程度の低い電圧である場合、トランスが１個の場合と比
べて、効率が大きく向上する。
様であるが、トランスを複数（２個以上）にして、負荷
にエネルギーを供給するのが特徴である。例えば、負荷
への出力電力を一定とすると、１つのトランスに流れる
電流が小さくて済むため、特に、直流電源Ｖｓが１２Ｖ
程度の低い電圧である場合、トランスが１個の場合と比
べて、効率が大きく向上する。
【００１７】本実施例によれば、図９に示すように、ス
イッチング素子Ｑ1 ，Ｑ4 は数ｋＨｚ〜数百ｋＨｚの高
周波で交互にオン・オフする。また、スイッチング素子
Ｑ2，Ｑ3 は数Ｈｚ〜数百Ｈｚの低周波で交互にオン・
オフする。スイッチング素子Ｑ1 又はＱ4 がオンしたと
きに、トランスＴ又はＴ1 にエネルギーが蓄積され、ス
イッチング素子Ｑ1 又はＱ4 がオフしたときに、それぞ
れ次の経路で放出される。まず、スイッチング素子Ｑ2
がオンの状態で、スイッチング素子Ｑ1 がオフしたとき
には、２次巻線Ｌ2 、ダイオードＤ2 、スイッチング素
子Ｑ2 、負荷回路Ｚ、２次巻線Ｌ2 の経路で電流が流れ
る。また、スイッチング素子Ｑ3 がオンの状態で、スイ
ッチング素子Ｑ1 がオフしたときには、２次巻線Ｌ3 、
負荷回路Ｚ、スイッチング素子Ｑ3 、ダイオードＤ3 、
２次巻線Ｌ3 の経路で電流が流れる。次に、スイッチン
グ素子Ｑ2 がオンの状態で、スイッチング素子Ｑ4 がオ
フしたときには、２次巻線Ｌ5 、ダイオードＤ6 、スイ
ッチング素子Ｑ2 、負荷回路Ｚ、２次巻線Ｌ5 を介して
電流が流れる。さらに、スイッチング素子Ｑ3 がオンの
状態で、スイッチング素子Ｑ4 がオフしたときには、２
次巻線Ｌ6 、負荷回路Ｚ、スイッチング素子Ｑ3 、ダイ
オードＤ7 、２次巻線Ｌ6 を介して電流が流れる。これ
らの動作により、負荷電流Ｉとしては、図９に示すよう
に、低周波（数Ｈｚ〜数百Ｈｚ）の略矩形波電流が流れ
る。
イッチング素子Ｑ1 ，Ｑ4 は数ｋＨｚ〜数百ｋＨｚの高
周波で交互にオン・オフする。また、スイッチング素子
Ｑ2，Ｑ3 は数Ｈｚ〜数百Ｈｚの低周波で交互にオン・
オフする。スイッチング素子Ｑ1 又はＱ4 がオンしたと
きに、トランスＴ又はＴ1 にエネルギーが蓄積され、ス
イッチング素子Ｑ1 又はＱ4 がオフしたときに、それぞ
れ次の経路で放出される。まず、スイッチング素子Ｑ2
がオンの状態で、スイッチング素子Ｑ1 がオフしたとき
には、２次巻線Ｌ2 、ダイオードＤ2 、スイッチング素
子Ｑ2 、負荷回路Ｚ、２次巻線Ｌ2 の経路で電流が流れ
る。また、スイッチング素子Ｑ3 がオンの状態で、スイ
ッチング素子Ｑ1 がオフしたときには、２次巻線Ｌ3 、
負荷回路Ｚ、スイッチング素子Ｑ3 、ダイオードＤ3 、
２次巻線Ｌ3 の経路で電流が流れる。次に、スイッチン
グ素子Ｑ2 がオンの状態で、スイッチング素子Ｑ4 がオ
フしたときには、２次巻線Ｌ5 、ダイオードＤ6 、スイ
ッチング素子Ｑ2 、負荷回路Ｚ、２次巻線Ｌ5 を介して
電流が流れる。さらに、スイッチング素子Ｑ3 がオンの
状態で、スイッチング素子Ｑ4 がオフしたときには、２
次巻線Ｌ6 、負荷回路Ｚ、スイッチング素子Ｑ3 、ダイ
オードＤ7 、２次巻線Ｌ6 を介して電流が流れる。これ
らの動作により、負荷電流Ｉとしては、図９に示すよう
に、低周波（数Ｈｚ〜数百Ｈｚ）の略矩形波電流が流れ
る。
【００１８】
【発明の効果】本発明によれば、負荷に電力を供給する
際に、トランスの１次側に接続された直流電源を負荷か
ら切り離すことができるため、負荷が低インピーダンス
状態になって、負荷電圧が相対的に電源電圧よりも低く
なっても、容易に電力制御が可能になった。また、スイ
ッチング素子の数を減らすことができ、そのドライブ回
路の数も減らすことができ、小型で制御性の良好なイン
バータ装置を提供できるという効果がある。
際に、トランスの１次側に接続された直流電源を負荷か
ら切り離すことができるため、負荷が低インピーダンス
状態になって、負荷電圧が相対的に電源電圧よりも低く
なっても、容易に電力制御が可能になった。また、スイ
ッチング素子の数を減らすことができ、そのドライブ回
路の数も減らすことができ、小型で制御性の良好なイン
バータ装置を提供できるという効果がある。
【図面の簡単な説明】
【図１】本発明の基本構成を示す回路図である。
【図２】本発明の基本構成の動作波形図である。
【図３】本発明の一実施例の回路図である。
【図４】本発明の一実施例の動作波形図である。
【図５】本発明の一実施例に用いる電源電圧の一例を示
す波形図である。
す波形図である。
【図６】本発明の他の実施例の回路図である。
【図７】本発明の他の実施例の動作波形図である。
【図８】本発明の別の実施例の回路図である。
【図９】本発明の別の実施例の動作波形図である。
【図１０】従来例の回路図である。
【図１１】従来例の動作波形図である。
【図１２】他の従来例の回路図である。
【図１３】他の従来例の動作波形図である。
Ｑ1 スイッチング素子 Ｑ2 スイッチング素子 Ｑ3 スイッチング素子 Ｖｓ 直流電源 Ｌ1 １次巻線 Ｌ2 ２次巻線 Ｌ3 ２次巻線 Ｔ トランス Ｚ 負荷回路 ＬＰ 放電灯 Ｌ インダクタ Ｃ コンデンサ
Claims (2)
- 【請求項１】 高周波的にスイッチング動作を行う第
１のスイッチング素子と、第１のスイッチング素子を介
して直流電源に１次巻線を接続され、一対の２次巻線を
備えるトランスと、前記一対の２次巻線の互いに逆極性
となる巻端に一端を接続された負荷回路と、前記一対の
２次巻線における負荷回路に接続されていない側の巻端
と前記負荷回路の他端の間にそれぞれ接続され、第１の
スイッチング素子のオン・オフ周期に比べて十分に長い
周期で交互にオン・オフされる第２及び第３のスイッチ
ング素子とを備え、第１のスイッチング素子がオンであ
るときに第２及び第３のスイッチング素子に流れる電流
が遮断されるように構成したことを特徴とするインバー
タ装置。 - 【請求項２】 請求項１記載のインバータ装置におい
て、トランスの１次巻線と一対の２次巻線及び第１乃至
第３のスイッチング素子で構成される電力変換回路を、
直流電源と負荷回路の間に複数個並列接続したことを特
徴とするインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5098196A JPH06311755A (ja) | 1993-04-23 | 1993-04-23 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5098196A JPH06311755A (ja) | 1993-04-23 | 1993-04-23 | インバータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06311755A true JPH06311755A (ja) | 1994-11-04 |
Family
ID=14213253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5098196A Pending JPH06311755A (ja) | 1993-04-23 | 1993-04-23 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06311755A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005525736A (ja) * | 2002-05-13 | 2005-08-25 | ジャム テクノロジーズ リミテッド ライアビリティ カンパニー | 多相インピーダンス変換増幅器 |
| WO2010023464A1 (en) * | 2008-08-29 | 2010-03-04 | Greenwood Soar Ip Limited | Control of lamp striking voltage and recovery of energy from resonant lamp strike circuits used for electronic high intensity discharge lamp ballasting and other lamp ballasts |
-
1993
- 1993-04-23 JP JP5098196A patent/JPH06311755A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005525736A (ja) * | 2002-05-13 | 2005-08-25 | ジャム テクノロジーズ リミテッド ライアビリティ カンパニー | 多相インピーダンス変換増幅器 |
| JP4939752B2 (ja) * | 2002-05-13 | 2012-05-30 | ジェイエム エレクトロニクス リミテッド エルエルシー | 多相インピーダンス変換増幅器 |
| WO2010023464A1 (en) * | 2008-08-29 | 2010-03-04 | Greenwood Soar Ip Limited | Control of lamp striking voltage and recovery of energy from resonant lamp strike circuits used for electronic high intensity discharge lamp ballasting and other lamp ballasts |
| EP2498585A1 (en) * | 2008-08-29 | 2012-09-12 | Greenwood Soar IP Limited | Control of lamp striking voltage and recovery of energy from resonant lamp strike circuits used for electronic high intensity discharge lamp ballasting and other lamp ballasts |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6535407B1 (en) | DC/DC converter having a piezoelectric transformer and rectification-smoothing circuit | |
| JPH04299074A (ja) | 電力変換装置のスナバ回路 | |
| JPH03226276A (ja) | 電源回路 | |
| US7663898B2 (en) | Switching power supply with direct conversion off AC power source | |
| US4811185A (en) | DC to DC power converter | |
| JPH11150952A (ja) | スイッチング型直流電源装置 | |
| CN109995264B (zh) | 双向dc-ac变换器及其控制方法 | |
| JPH06311755A (ja) | インバータ装置 | |
| JP3124921B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3493273B2 (ja) | 三相整流器の力率改善回路 | |
| JPH10146048A (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JPH06311757A (ja) | インバータ装置 | |
| JP3259391B2 (ja) | インバータ装置 | |
| JP2001211650A (ja) | 電源装置 | |
| JP3211476B2 (ja) | インバータ装置 | |
| JP2673996B2 (ja) | インバータ装置 | |
| JPH0270267A (ja) | 並列形共振コンバータ | |
| JP3729050B2 (ja) | インバータ装置 | |
| JP3250222B2 (ja) | インバータ装置 | |
| JP3427238B2 (ja) | インバータ装置 | |
| JP2906056B2 (ja) | 放電灯点灯回路 | |
| JP3332295B2 (ja) | 電源装置 | |
| JPH02290163A (ja) | Ｎ相正弦波変換器 | |
| JPH06310287A (ja) | 放電灯点灯装置 | |
| JP2001025240A (ja) | 直流電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050603 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20051004 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20051031 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20060203 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |