JPH01130502A - チップ抵抗器 - Google Patents

チップ抵抗器

Info

Publication number
JPH01130502A
JPH01130502A JP62289849A JP28984987A JPH01130502A JP H01130502 A JPH01130502 A JP H01130502A JP 62289849 A JP62289849 A JP 62289849A JP 28984987 A JP28984987 A JP 28984987A JP H01130502 A JPH01130502 A JP H01130502A
Authority
JP
Japan
Prior art keywords
layer
insulating
resistance layer
resistance
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62289849A
Other languages
English (en)
Inventor
Kimihide Sugo
公英 須郷
Wakichi Tsukamoto
塚本 和吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP62289849A priority Critical patent/JPH01130502A/ja
Publication of JPH01130502A publication Critical patent/JPH01130502A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、チップ抵抗器に係り、詳しくは金属酸化物か
らなる抵抗層を2層の絶縁層で挟んで一体焼成した構造
のチップ抵抗器における抵抗層部分の構造に関する。
〈従来の技術〉 金属酸化物の抵抗体、たとえばサーメット抵抗体は、約
900℃より低い比較的低温で焼結し、これ以上の高温
、たとえば一般の基板材料であるアルミナの焼結温度で
は溶融する。
このような金属酸化物の抵抗体と絶縁基板等の絶縁層と
を同時焼成しようとすれば、その絶縁層の材料としては
、900℃以下の低温で焼結するものでなければならな
い。
これまでは、上記のような低温において焼結可能で適当
な絶縁材料が見いだされていなかったため、サーメット
抵抗体を用いる抵抗器では、絶縁基板を焼成処理した上
で、この基板にサーメットの抵抗層を形成し、この抵抗
層を低温で焼結させるようにしていた。
ところで、近年、絶縁基板材料として低温焼成の可能な
ものが種々開発されている。
このような絶縁基板材料を用いれば、金属酸化物の抵抗
層と絶縁層とを同時に一体焼成することが可能となり、
第2図に示すように、金属酸化物の抵抗層を2層の絶縁
層で挟んだ密封型のチップ抵抗器が得られる。
第2図において、1oは絶縁基板、2oは金属酸化物の
抵抗層、3oは引き出し電極、4oは絶縁保護層、5o
は外部電極で、前記絶縁基板l。と絶縁保護層4゜とは
低温焼成可能な材料で構成されている。
このチップ抵抗器は、グリーンシート状の絶縁基板1゜
上に金属酸化物の抵抗層2゜と一対の引き出し電極3゜
、3oとを形成し、これらを絶縁保護層4゜で被覆した
のち、この積層体を同時に一体焼成することにより、製
造されろ。このチップ抵抗器では、焼成回数が少なくて
済み、製造工程を簡略化することができる。
〈発明が解決しようとする問題点〉 しかしながら1、上記のように、金属酸化物の抵抗層と
低温焼成可能な材料からなる絶縁層とを同時に一体焼成
した場合、絶縁層材料は、焼結段階では液相となるので
、これに接している抵抗層の材料と反応する。
すなわち、絶縁層材料は液相となって、抵抗層の材料中
に拡散したり、これを溶解させたりする。
その結果、抵抗値が増大するなどの不都合が生じ、従来
のように予め焼成処理した絶縁基板に金属抵抗層を焼き
付けた抵抗器に比べ、抵抗値にばらつきがあり、特性が
劣るという問題があった。
本発明は、上述の問題点に鑑みてなされたものであって
、焼成段階における金属酸化物の抵抗層と絶縁層との反
応を阻止して、該反応に起因する特性劣化を可及的低減
させることを目的とする。
〈問題点を解決するための手段〉 本発明は、上記の目的を達成するために、2層の絶縁層
の間に金属酸化物の抵抗層と引き出し電極とが形成され
、これら絶縁層、抵抗層および引き出し電極が一体焼成
されてなるチップ抵抗器において、前記抵抗層と各絶縁
層との間に、絶縁層材料の焼結温度より高融点の材料か
らなる隔離層が形成されている構成とした。
く作用〉 上記構成によれば、製造に当たって絶縁層と金属酸化物
の抵抗層とを一体焼成する際、絶縁層の材料は液相焼結
するが、この絶縁層と抵抗層とは隔離層により分離され
ており、しかもこの隔離層は、抵抗層や絶縁層の焼結温
度では溶融しないから、この隔離層により両者の反応が
阻止される。
したがって、絶縁層と抵抗層との反応に起因する特性の
劣化が生じない。
〈実施例〉 以下、本発明を図面に示す実施例に基づいて詳細に説明
する。
第1図は本発明の一実施例に係るチップ抵抗器の断面図
である。
この実施例のチップ抵抗器は、絶縁基板1と、その−面
に・形成されたサーメット抵抗層2と、この抵抗層2か
ら導出された一対の引き出し電極3゜3と、抵抗層2お
よび引き出し電極3を覆う絶縁保護層4と、絶縁基板l
および絶縁保護層4の端部外面に形成された外部電極5
,5とを備え、サーメット抵抗層2と絶縁基板lとの間
、およびサーメット抵抗層2と絶縁保護層4との間に、
それぞれ隔離層6,7が形成されている。
絶縁基板!および絶縁保護層4は、900℃程度以下の
低温での焼成が可能な材料からなる。低温焼成が可能な
材料としては、コーンニライトを主成分とする結晶化ガ
ラス系、あるいはガラスにフィラー(アルミナ)を加え
たガラス複合系、もしくはBaO’5IOz ’AIt
O3・CaO・Lo3のような非ガラス系の材料がある
。
サーメット抵抗層2は、たとえば酸化ルテニウムのよう
な金属酸化物にセラミックを混合したものである。
隔離層6.7は、絶縁基板lや絶縁保護層4の材料より
高い焼結温度の絶縁材料からなる層で、この例では、ア
ルミナを用いており、このアルミナの層は焼成後はポー
ラス層を構成している。
次に、上記構成の製造方法を説明する。
■ まず、低温焼成可能な材料により、絶縁基板1が多
数連続した形状のグリーンシートを用意する。
■ 隔離層6.7の材料として、アルミナのベーストの
用意し、このアルミナペーストを絶縁基板1のグリーン
シート上に印刷により塗布、もしくは積層圧着して、一
方の隔離層6となるアルミナペースト層を形成する。
■ 次に、抵抗層2の材料であるサーメットのペースト
と、引き出し電極3の材料である導電性ペーストとを順
次、グリーンシート上に印刷により塗布する。
■ この抵抗層材料と引き出し電極材料の上に、もう1
つの隔離層7となるアルミナペーストを印刷により塗布
、もしくは積層圧着する。
■ さらにその上に、絶縁保護層5となる低温焼成可能
な材料のグリーンシートを積層圧着する。
■ このように、2枚のグリーンシートでサンドイッチ
状に抵抗層材料と引き出し電極材料とを挟んだ積層シー
小体を、チップ抵抗器の単体の大きさに分割する。
■ 各単体の端部に外部電極5となる導電性ペーストを
塗布する。
■ 分割され外部電極用導電性ペーストが塗布された単
体を900℃程度の低温で一体焼成する。この焼成によ
り、絶縁基板1、絶縁保護層4および抵抗層2の材料は
焼結する。この場合、隔離層6゜7の材料からはバイン
ダが抜けてポーラス層を形成する。
この隔離層6.7は、抵抗層2と絶縁基板lとの間、お
よび抵抗層2と絶縁保護層4との間にそれぞれ介在して
、焼成時、液相となる絶縁基板材料もしくは絶縁保護層
材料と抵抗層2との接触を阻止する。したがって、抵抗
層2は、絶縁基板11絶縁保護層4とは別個に焼結し、
いずれの絶縁層1.4とも接触反応しない。
なお、上記製造方法における分割工程■の後で、分割さ
れた単体を所定の低温で焼成し、この焼成処理した単体
の端部に外部電極5を形成するようにしてもよい。
〈発明の効果〉 以上のように、本発明によれば、隔離層により金属酸化
物の抵抗層と各絶縁層とが分離されているから、一体焼
成の際、両者の反応が阻止され、したがって、該反応に
起因する特性の劣化が生じない。
また、このように金属酸化物の抵抗層と絶縁層との反応
が防止されるので、抵抗層および絶縁層の材料の選択範
囲が広がり、種々の材料の組み合わせが可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例に係るチップ抵抗器の断面図
、第2図は従来考えられているチップ抵抗器の断面図で
ある。 1.4・・・絶縁層(l・・・絶縁基板、4・・・絶縁
保護層)、2・・・金属酸化物の抵抗層(サーメット抵
抗層)、3・・・引き出し電極、6.7・・・隔離層。

Claims (1)

    【特許請求の範囲】
  1. (1)2層の絶縁層の間に金属酸化物の抵抗層と引き出
    し電極とが形成され、これら絶縁層、抵抗層および引き
    出し電極が一体焼成されてなるチップ抵抗器において、 前記抵抗層と各絶縁層との間に、絶縁層材料の焼結温度
    より高融点の材料からなる隔離層が形成されていること
    を特徴とするチップ抵抗器。
JP62289849A 1987-11-17 1987-11-17 チップ抵抗器 Pending JPH01130502A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62289849A JPH01130502A (ja) 1987-11-17 1987-11-17 チップ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62289849A JPH01130502A (ja) 1987-11-17 1987-11-17 チップ抵抗器

Publications (1)

Publication Number Publication Date
JPH01130502A true JPH01130502A (ja) 1989-05-23

Family

ID=17748563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62289849A Pending JPH01130502A (ja) 1987-11-17 1987-11-17 チップ抵抗器

Country Status (1)

Country Link
JP (1) JPH01130502A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130103A (ja) * 2007-11-22 2009-06-11 Koa Corp 抵抗器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130103A (ja) * 2007-11-22 2009-06-11 Koa Corp 抵抗器

Similar Documents

Publication Publication Date Title
EP0312817B1 (en) Multi-layered ceramic capacitor
CN101401172B (zh) 陶瓷组件元件、陶瓷组件及其制造方法
EP0285873B1 (en) Method of producing a multi-layered ceramic capacitor
JPH0992983A (ja) セラミック多層基板の製造方法
JP3760942B2 (ja) 積層セラミック電子部品の製造方法
US20050189137A1 (en) Multilayer ceramic substrate and its production method
JP3047708B2 (ja) セラミック積層電子部品の製造方法
JP3079031B2 (ja) 多層セラミック基板の作製方法
KR100693119B1 (ko) 세라믹 부품 요소, 세라믹 부품 및 그 제조 방법
JPH0266916A (ja) 積層型セラミックコンデンサの製造方法
JPH11354924A (ja) 多層セラミック基板の製造方法
JP3327214B2 (ja) 多層セラミック基板の製造方法
JPH08306576A (ja) 電子部品とその製造方法
JPH02229403A (ja) 抵抗アレーの製造方法
JPH07201637A (ja) 積層セラミック電子部品
JPH01166599A (ja) 積層セラミック基板の製造方法
JPH09120930A (ja) 積層セラミックコンデンサ
JPH084053B2 (ja) 積層セラミックコンデンサ
JPS62169301A (ja) 厚膜抵抗体の温度係数調整方法
JPS6355761B2 (ja)
JPH0845770A (ja) 積層電子部品の製造方法
JPH04356997A (ja) 多層配線基板の製造方法
JPH0430172B2 (ja)
JPH1187102A (ja) チップ部品用セラミック基板及びその製造方法
JPS6355762B2 (ja)