JPH011335A - 雑音発生防止回路付送信機 - Google Patents
雑音発生防止回路付送信機Info
- Publication number
- JPH011335A JPH011335A JP62-155504A JP15550487A JPH011335A JP H011335 A JPH011335 A JP H011335A JP 15550487 A JP15550487 A JP 15550487A JP H011335 A JPH011335 A JP H011335A
- Authority
- JP
- Japan
- Prior art keywords
- transmitter
- frequency
- circuit
- phase comparator
- digital phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は送信機、特に周波数安定化のためにデジタルの
位相比較器を使用した送信機に関する。
位相比較器を使用した送信機に関する。
［従来の技術］
従来、この柱の送信機は、周波数を安定化させるため、
例えば、自動位相制御回路（ＡＩ）Ｃ）、自動周波数制
御回路（ＡＦＣ）が用いられている。
例えば、自動位相制御回路（ＡＩ）Ｃ）、自動周波数制
御回路（ＡＦＣ）が用いられている。
第２図には、従来のＡ ）） Ｃ方式の送信機の一例が
示されており、同図において、４は電圧制御発振器＜Ｖ
ＣＯ） 、５は分周器、６はデジタルの位相比較器、７
は基準周波数発生器、８はローパスフィルタ（ＬＰＦ）
、９はミキサー、１０は高周波増幅器、１１は局部発振
器である。
示されており、同図において、４は電圧制御発振器＜Ｖ
ＣＯ） 、５は分周器、６はデジタルの位相比較器、７
は基準周波数発生器、８はローパスフィルタ（ＬＰＦ）
、９はミキサー、１０は高周波増幅器、１１は局部発振
器である。
そして、この送信機は、ＶＣＯ４の出力信号のの周波数
を分周器５を用いて位相比較可能周波数まで分周し、デ
ジタル位相比較器６に入力している。
を分周器５を用いて位相比較可能周波数まで分周し、デ
ジタル位相比較器６に入力している。
デジタル位相比較器６は、この分周信号と基準周波数発
生器７からの信号とを位相比較し、その比軸信号をＬ
１１ Ｆ ８を介して出力しＶＣＯ４の出力制御を行い
、発振器の周波数を安定化させている。
生器７からの信号とを位相比較し、その比軸信号をＬ
１１ Ｆ ８を介して出力しＶＣＯ４の出力制御を行い
、発振器の周波数を安定化させている。
［解決しようとする問題点］
しかし、従来の送信機は、電源起動時に、ＶＣｏ４の発
振周波数が中心より離れた所から立ち上り、数秒から士
数秒かけて引き込まれる。
振周波数が中心より離れた所から立ち上り、数秒から士
数秒かけて引き込まれる。
この過程の中で１．デジタル位相比較器６からは、連続
的なパルス信号が出力されずに、デユーティ〜の異なる
段階的なパルス１３号が出力されるため、Ｌ ））Ｆ
８はこの段階的なパルス信号を充分乎滑できずにノイズ
成分を含んだままＶＣｏ４に向は出力してしまう。
的なパルス信号が出力されずに、デユーティ〜の異なる
段階的なパルス１３号が出力されるため、Ｌ ））Ｆ
８はこの段階的なパルス信号を充分乎滑できずにノイズ
成分を含んだままＶＣｏ４に向は出力してしまう。
このノイズ成分により、ＶＣｏ４からはＦＭ変調された
信号が出力され、これが受信側ではノイズと１２で観測
されるという問題があった。
信号が出力され、これが受信側ではノイズと１２で観測
されるという問題があった。
本発明は、この様な従来の課題にかんがみてなされたも
のであり、その目的は、電源起動時にノイズを発生する
ことのない雑音発生防止回路付送信機を提供することに
ある。
のであり、その目的は、電源起動時にノイズを発生する
ことのない雑音発生防止回路付送信機を提供することに
ある。
し問題点の解決手段１
前記目的を達成するため、本発明は、
送信出力周波数安定化にデジタル位相比較器を使用して
いる送信機において、 電源起動時にデジタル位相比較器から発生するノイズを
検出するＡＰＣ電圧判定回路と。
いる送信機において、 電源起動時にデジタル位相比較器から発生するノイズを
検出するＡＰＣ電圧判定回路と。
電源起動時に、ノイズ発生が終了してから所定の遅延時
間経過後に送信を開始する遅延スイ・ソチ回路と、 を含む構成としている。
間経過後に送信を開始する遅延スイ・ソチ回路と、 を含む構成としている。
「実施例」
次に、本発明の好適な実施例を、図面にもとづき説明す
る。なお、第２図に示す従来装置と対応する部材には同
一符号を付してその説明は省略する。
る。なお、第２図に示す従来装置と対応する部材には同
一符号を付してその説明は省略する。
第１図には、本発明に係る雑音発生防止回路付送信機の
好適な一実施例が示されている。
好適な一実施例が示されている。
本実施例の送信機には、Ａ Ｐ Ｃ電圧判定回路１、遅
延回路２、スイッチ３が設けられている。
延回路２、スイッチ３が設けられている。
そして、ＡＰＣ電圧判定回路１は、Ｌ Ｐ Ｆ ８から
出力されるＶＣＯ制御電圧の正常、異常を判別し、正常
時には［１］、異常時には「０」の信号を遅延回路２に
向は出力する。
出力されるＶＣＯ制御電圧の正常、異常を判別し、正常
時には［１］、異常時には「０」の信号を遅延回路２に
向は出力する。
遅延回路２は、ＡＰＣ電圧が正常になってから完全に周
波数がロックされるまでの間、スイッチ３をオーブンに
制御する。また、ＡＰＣ制御電圧が異常を示す場合にも
、直ちにスイッチ３をオーブンに制御する。
波数がロックされるまでの間、スイッチ３をオーブンに
制御する。また、ＡＰＣ制御電圧が異常を示す場合にも
、直ちにスイッチ３をオーブンに制御する。
すなわち、電源オンしてからある一定時間は、Ａ Ｐ
Ｃ制御電圧は異常を示すため、Ａ Ｐ Ｃ電圧判定回路
１は“０″のロジック信号を遅延回路２に送出する。
Ｃ制御電圧は異常を示すため、Ａ Ｐ Ｃ電圧判定回路
１は“０″のロジック信号を遅延回路２に送出する。
遅延回路２は、“０″のロジック信号入力時に直ちにス
イッチ３をオーブンに制御する。
イッチ３をオーブンに制御する。
次にＡＰＣ制御電圧が正常値になると、ＡＰＣ電圧判定
回路１は１１１ Ｉ＋のロジック信号を発生し、遅延回
路２は、送信出力周波数がロックされるのに必要とされ
る遅延時間が経過した後に、スイッチ３をオン制御する
。
回路１は１１１ Ｉ＋のロジック信号を発生し、遅延回
路２は、送信出力周波数がロックされるのに必要とされ
る遅延時間が経過した後に、スイッチ３をオン制御する
。
し発明の効果−１
以上説明したように、本発明によれば、電源起動時に、
ＶＣＯの発振周波数が中心より離れた所から立ち上がっ
ても、雑音が発生することのない送信機を提供できると
いう効果がある。
ＶＣＯの発振周波数が中心より離れた所から立ち上がっ
ても、雑音が発生することのない送信機を提供できると
いう効果がある。
第１図は本発明に係るＡＰＣ周波数安定化方式の送信機
の一実施例を示すブロック回路図、第２図は従来のＡＰ
Ｃ周波数安定化送信機を示すブロック回路図である。 １：ＡＰＣ電圧判定回路 ２：遅延回路 ３：スイッチ ４：ＶＣｏ ５：分周器 ６：位相比較器 ７：基準周波数発生器 ８ ： ＬＰＦ ９：ミキサー １０：高周波増幅器 １１：局部発振器 代理人 弁理士 渡 辺 喜 平 箔１図 第２図
の一実施例を示すブロック回路図、第２図は従来のＡＰ
Ｃ周波数安定化送信機を示すブロック回路図である。 １：ＡＰＣ電圧判定回路 ２：遅延回路 ３：スイッチ ４：ＶＣｏ ５：分周器 ６：位相比較器 ７：基準周波数発生器 ８ ： ＬＰＦ ９：ミキサー １０：高周波増幅器 １１：局部発振器 代理人 弁理士 渡 辺 喜 平 箔１図 第２図
Claims (1)
- 【特許請求の範囲】 送信出力周波数安定化にデジタル位相比較器を使用して
いる送信機において、 電源起動時にデジタル位相比較器から発生するノイズを
検出するＡＰＣ電圧判定回路と、 電源起動時に、ノイズ発生が終了してから所定の遅延時
間経過後に送信を開始する遅延スイッチ回路と、 を含むことを特徴とする雑音発生防止回路付送信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-155504A JPH011335A (ja) | 1987-06-24 | 雑音発生防止回路付送信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-155504A JPH011335A (ja) | 1987-06-24 | 雑音発生防止回路付送信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS641335A JPS641335A (en) | 1989-01-05 |
| JPH011335A true JPH011335A (ja) | 1989-01-05 |
Family
ID=
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006025300A1 (ja) * | 2004-08-30 | 2006-03-09 | Jms Co., Ltd. | 冠状動脈バイパス手術用補助具 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006025300A1 (ja) * | 2004-08-30 | 2006-03-09 | Jms Co., Ltd. | 冠状動脈バイパス手術用補助具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027718A (ja) | 高速位相同期電流低下及びクランプ回路を具備する位相同期ループ回路 | |
| JPH07170176A (ja) | Ｐｌｌ回路の同調周波数をセットアップする装置およびその方法 | |
| JPS5917727A (ja) | フェ−ズロックル−プの帯域幅制御回路 | |
| JPH011335A (ja) | 雑音発生防止回路付送信機 | |
| JPH0797745B2 (ja) | 位相同期回路 | |
| JP3161137B2 (ja) | Ｐｌｌ回路 | |
| JP2853817B2 (ja) | フェイズロックループ | |
| JPH09224057A (ja) | Ｆｓｋ変調回路 | |
| JPH0328606Y2 (ja) | ||
| JPH04139917A (ja) | Ｐｌｌ回路 | |
| JP3343019B2 (ja) | 高周波信号発生器及び映像信号再生装置及び映像信号記録再生装置 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JP2927801B2 (ja) | Ｐｌｌ回路 | |
| JP3019657B2 (ja) | 搬送波再生回路 | |
| JPS63139417A (ja) | パルス発生回路 | |
| JPH0724819Y2 (ja) | 位相同期回路 | |
| JP3281833B2 (ja) | Ｐｌｌ回路 | |
| JP3019434B2 (ja) | 周波数シンセサイザ | |
| JPS60186114A (ja) | 位相同期回路 | |
| JPS6359008A (ja) | Ｆｍ変調回路 | |
| JPH01202031A (ja) | 周波数ホッピング変調波受信回路 | |
| KR950016077A (ko) | 주파수변조장치 | |
| JPH06284002A (ja) | Ｐｌｌ回路 | |
| JPH08139767A (ja) | Ｆｓｋ変調方式 | |
| JPH0345937B2 (ja) |