JPH01134601A - 複合計算機装置の計算機の動作監視およびエラー修正方法及び複合計算機装置 - Google Patents

複合計算機装置の計算機の動作監視およびエラー修正方法及び複合計算機装置

Info

Publication number
JPH01134601A
JPH01134601A JP62281182A JP28118287A JPH01134601A JP H01134601 A JPH01134601 A JP H01134601A JP 62281182 A JP62281182 A JP 62281182A JP 28118287 A JP28118287 A JP 28118287A JP H01134601 A JPH01134601 A JP H01134601A
Authority
JP
Japan
Prior art keywords
computer
computers
intermediate information
compound
computer device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62281182A
Other languages
English (en)
Other versions
JP2746587B2 (ja
Inventor
Werner Nitschke
ヴエルナー・ニチユケ
Hugo Weller
フーゴ・ヴエラー
Wolfgang Drobny
ヴオルフガング・ドロープニイ
Peter Taufer
ペーター・タウフアー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JPH01134601A publication Critical patent/JPH01134601A/ja
Application granted granted Critical
Publication of JP2746587B2 publication Critical patent/JP2746587B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
    • F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
    • F02D41/266—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor the computer being backed-up or assisted by another circuit, e.g. analogue
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operations

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • Quality & Reliability (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Hardware Redundancy (AREA)
  • Programmable Controllers (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Multi Processors (AREA)
  • Safety Devices In Control Systems (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、例えばアンチロックシステム・エアバッグ・
安全ベルト等の車載安全装置用複合計算機装置の計算機
の動作監視およびエラー修正方法であって、前記計算機
がデータ線および制御線を介して互いに接続され同期さ
れている複合計算機装置およびその計算機の動作監視お
よびエラー修正方法に関する。
従来技術 複合計算機装置は短時間の内に大きなデータ量を迅速に
処理する場合に必要である（このような大きなデータ量
はプロセスの監視・制御・調整の際または、大規模なデ
ータファイルからのデータ呼出しの際に発生する）。こ
の場合に多くの計算機が１つのタスクを実行するために
これらの計算機の間にデータ交換が行なわれるようにす
る。
このような複合計算機装置は、例えばアンチロックシス
テム・前のめり防止システム等の車載安全システムの制
御に応用される。前のめり防止システムには例えば、自
動車が障害物と衝突すると自動的に膨張するがスバッグ
（エアバッグ）・衝突ｌ緊張安全ベルト締金等がある。
大きなデータ量を処理する必要性は例えば前のめり防止
システムの場合には、自動車が障害物に衝突した際に減
速度値が、最大値および最小値を有する曲＃（クラッシ
ュ曲線）の形で変化し前のめり防止システムの作動時点
が、試行により前もって決められている時点で行なわれ
なければならない場合に発生する。
できるだけ短時間の内にデータを処理する必要性は、自
動車が障害物に衝突した時点と、乗客が負傷する可能の
ある時点との間の時間が短かいことからも発生する。こ
の短時間の内に減速度曲線変化を隙間なく検出しなけれ
ばならな（ゝ。
前のめり防止装置が正しく応動することと同様に、誤作
動を確実に防止することも重要である。前のめり防止装
置がエアバッグである場合にはこのエアバッグの誤作動
は高速度の場合に視界が遮断されたり運転者が慌てたり
して大きな損害を発生するおそれがある。
例えば、送信装置による無線障害・電源電圧の変動・電
源の故障・回路網を介しての切換パルスの侵入等の外乱
により、複合計算機装置の１つまたは複数の計算機のプ
ログラムシーケンスが障害を受けるおそれがある。これ
らの計算機が１つの安全装置の構成部分である場合には
この障害により安全装置が、必要な際に作動しなかった
９作動しても誤動作を伴なったシするおそれがある。例
えば工作機械等の、安全性がそれほど重要ではない応用
例における複合計算機装置の場合にもこのような障害に
より大きな物質的損害が発生するおそれがある。
このような障害による損害・損傷を防止するために複合
計算機装置の計算機の動作を監視し障害を検出した場合
にそれに対する措置を講する必要がある。このような複
合計算機装置は、非常に複雑であり演算速度も十分に高
くないために修正操作は、障害が外部に現われた時には
すでに遅すぎるおそれがある。
発明が解決しようとする問題点 本発明の課題は、複合計算機装置の計算機の動作監視お
よびエラー修正方法を提供する（そしてこのようにして
障害の発生を早期に検出し障害による損害・損傷を防止
し、発生したエラーを、計算機の引続いての動作ができ
るだけ損なわれないように修正する）ことにある。
問題を解決するための手段 上記問題は、特許請求の範囲第１項記載の特徴部分に記
載の構成により解決される。
プログラムシーケンスまたは演算結果に関する中間情報
の評価により障害を、監視されている演算サイクルの終
了後に検出しこのようにして多くの場合に、プログラム
の終了時点に比して大幅に早期に検出することができる
。この発想の基礎は、障害が第１の演算サイクルと最後
の演算サイクルと、中間のサイクルとにおいて同一の確
率で発生するので個々の演算サイクルを、最後の演算サ
イクルの場合まで監視することにより障害を早期に発見
することができることにある。
計算機が互いに監視するという手段は、外乱が、多くの
場合に場所的に離れて位置する計算機に同様に障害を与
えることはなく、相手の障害を互いに検出する機能に障
害を与えることはないという考慮に基づいている。外乱
によるこのような障害は、中間情報と、これらの中間情
報と比較する目標値を異なる方法で形成することにより
除去することができる。
障害の早期検出は同時に、障害による損害・損傷を阻止
し、発生したエラーをできるだけ迅速に補正するための
前提条件を形成する。障害が、１つのプログラムの最後
の監視されている演算サイクルの内で発生するかぎり、
相応する制御命令により損害・損傷を阻止することがで
きる。しかし、最後のプログラム周期における障害の場
合に例えば、障害に導びくような操作命令が導入された
としてもこのような操作命令を制御命令により（操作命
令が後の時点で初めて実行される場合には）阻止するこ
とができる。
障害による損害・損傷を阻止することは、後続する演算
サイクルを抑圧することにより行なうことができる。
エラーを補正するためにエラーの形態と程度と無関係に
少なくとも、偏差のある計算機がリセットされる。偏差
のある計算機が、障害の消失後に再び支障なしに動作す
るという考慮から出発して、前述の方法は、演算操作を
単に繰返すことにより正しい結果を得ることができる最
も簡単な方法である。障害が早期に検出されリセットが
同様に早期に行なわれた場合には、障害を受けたプログ
ラムよシ前に発生したデータを考慮することができるの
で中断が発生しない。
しかし、プロ２グラムのそれほど早期ではない時点で初
めて障害が発生した場合でもデータはできるかぎシ早い
時点で引続いて処理され始めその結果、発生した隙間を
埋めることができる。
１つのプログラムにおいていくつの演算サイクルが、障
害発生前に行なわれたかに依存して、偏差のある計算機
は１つまたは複数の演算サイクルを繰返す。
１つの実施例においては、前もって与えられている数の
演算サイクルが行なわれた後に中間情報が第１の期間に
おいて伝送されて受信され第１の期間に引続く第２の期
間において書込まれ自身の目標値と比較される。
本明細書において演算サイクルとは、プログラムステッ
プであって、これらのプログラムステップにおいてこれ
らのプログラムステップの適正な実施を推論できるよう
に中間情報が変化される。したかつＣ１つの演算サイク
ルを行なうのには１つまたは複数のクロックパルスが必
要である。中間情報の交換および比較のためにルは、高
い演算速度と、できるがぎシ隙間のない監視との間の最
適化を表わす。
有利には中間情報自体及び／又はその到来時点が目標値
と比較される。
この手段により２つの互いに無関係な検査を行なうこと
ができこのようにして障害検出能力が改善される。この
場合に例えば、計算機のプログラムシーケンスの間にす
でに発生した時間のずれが同期障害により後続周期にお
いて初めて中間情報自体の障害を発生することも考えら
れる。このような障害例は本発明の実施例において早期
に補正することができる。このようにして複合計算機装
置のデータ処理能力は高められる。
エラー補正のために計算機を制御するのには多くの方法
がある。例えば、偏差を検出した場合にはすべての関与
している計算機をリセットすることができる。これは最
も簡単な方法である、何故ならばこの方法においては、
偏差のある計算機と、偏差を検出した計算機とが区別さ
れないがらである。
別の１つの方法においては偏差が検出された場合には、
偏差が発生した計算機がリセットされ他のすべての計算
機は初期化されるかまたは偏差を検出した計算機のみが
初期化され他のすべての計算機はリセットされる。
偏差が発生した計算機のみが障害を受け、障害を検出し
た計算機は障害を受けていないと仮定すると後者の計算
機は、それまで支障なく行われていた演算サイクルを繰
返す必要はない。
初期化によりこのような計算機は、前もって選択するこ
とができる演算サイクルに時期状態においてセットされ
る。これはプログラム開始（これはリセットに等しい）
であることもあり先行する演算サイクルのうちの１つで
あることもある。初期化された計算機は、偏差の発生し
た計算機のプ・ログラムシーケンスが、すべての計算機
がプログラムを続行することができるまでに進行するま
で時期している。
１つの実施例においては、関与している計算機は直接に
、偏差を検出した計算機によりリセットすなわち初期化
される。
この方法により計算機は確実にできるかぎり早期に補正
されしたがって複合計算機装置の使用性はできるかぎり
高められる。更に、この方法は適切な実現を可能にする
、何故ならば、回路技術的コストを必要としない実施は
、付加的プログラム命令により行なうことができるから
である。
中間情報信号は直列及び／又は並列に伝送することがで
きる。
前述の種々の方法は、回路技術的コストと中間情報信号
伝送速度に対して異なる影響を与える。直列伝送の場合
には、既存のデータ線を一緒に使用することも可能であ
る。しかしながらこの場合には、実際の演算サイクルが
使用することのできる時間が短縮される。並列伝送はコ
ストが犬きく、線とプラグ接続とが多いので障害が受け
やすい。しかし並列伝送は、伝送および検査に必要な時
間を、演算速度が実質的に低減されない程度に短縮する
。双方の方法の組合せは全コストの大きさが障害検出能
力を高める、何故ならば中間情報信号の発生および伝送
を２つの方法で行なうことができるからである。
別の１つの実施例においては中間情報信号を演算操作の
中間結果及び／又は演算プログラムのステータス信号か
ら形成することができる。
中間情報としてのステータス情報がすでに障害検出に対
する確実な基準を提供する、何故ならば外乱により通常
はプログラムシーケンスに、ステータス情報に影響を与
える障害が発生するからである。
演算操作の中間結果を障害基準として使用する場合には
ステータスエラーの他にデータエラーも検出することが
できる。しかしこの場合にはデータの並列処理（このよ
うなデータ並列処理はコストが大きい）が必要となるこ
とがある。
別の１つの方法においては演算操作の中間結果の蓋然性
を検査する（このような蓋然性検査はコストがあまりか
からない）。
前述の２つの基準の組合せは（コストは大きくなるが）
障害検出能力を高める。
有利には中間情報は、演算プログラムの終了アドレスを
開始アドレスにより除算した商により形成される。
この方法により中間情報を簡単にそして混同のおそれを
確実に除去して形成することができる。変形の可能性の
数が大きいので、中間結果が一義的なために障害を検出
することができない確率は小さい。
二者択一的にまたは付加的に中間情報をスタティック及
び／又はダイナミック電位変化により形成することがで
きる。
電位変化のみから中間情報を形成することは簡単ではあ
るが、障害を確実に検出する方法では（現時点では）な
い。しかし前述の手段との組合せにより障害検出能力を
高めることができる。
更に本発明は、データ線及び／又は制御線を介して互い
に接続され同期されている少なくとも２つの計算機から
成る（例えばアンチロックシステム・エアバッグ・安全
ベルト等の車載安全装置用）複合計算機装置に関する。
これに関して本発明の基礎となる課題は、早期の時点で
障害を検出し障害による損害、損傷を回避し、発生した
エラーを、計算機の引続いての動作ができるかぎり損な
われないように補正する複合計算機装置を提供すること
にある。
上記問題は、特許請求の範囲第１２項記載の特徴部分に
記載の複合計算機装置により解決される。計算機を中間
情報信号発生器として構成することにより、各計算機の
動作が他の計算機により（最終結果の出力の場合のみが
そうであるように）短かい時間間隔で監視されるための
前提条件が形成される。中間情報信号が発生される間隔
は（障害による損害・損傷を確実に阻止しエラーを確実
に補正するのに必要な）中間情報と目標値との比較の頻
度に相応して調整される。この場合に、できるかぎシ高
い演算速度と、できるかぎシ多い比較頻度との間で最適
化される。
中間情報信号の発生には種々の方法がある。
演算操作の中間結果を敗出すこともできる。既知量によ
り制御計算を行ないその結果を中間情報信号として形成
することもできる。
１つの演算プログラムのそれぞれ処理されたプログラム
ステップに関するステータス情報を得ることもできる。
この場合にもステータス情報は直接にでも符号化してで
も使用することができる。例えば多くの単一情報を演算
操作により、符号化されたステータス情報に変換するこ
とができる。
他の計算機へ伝送するための中間情報の形成は、データ
伝送を直列で行なうか並列で行なうか直列と並列とを組
合わせて行なうかに依存する。
別の１つの実施例においては計算機を目標値発生器とし
て構成しその結果、自身の中間情報を形成しこれを基準
信号の形での目標値として受信された・中間情報信号と
の比較に使用することができる。その際に目標値は、中
間情報信号と同様の方法でも異なる方法でも形成するこ
とができる。異なる方法での形成は障害検出能力を高め
ることがある、何故ならば外乱による信号変化が同形態
なのでこれらの信号形態は、中間情報を目標値と比較す
る際に互いに相殺するからである。
計算機をコンパレータとして形成することにより、中間
情報と目標値との比較結果として得られる信号を同時に
その計算機を制御するために使用することができる。こ
のようにして、障害を検出した後にただちに、障害によ
る損害・損傷を阻止しエラーを補正する措置を講するこ
とができる。迅速なエラー補正をする一方で、できるか
ぎり早期にデータ処理を続行しその結果、隙間をなくす
ことができる。この場合に、適切な制御を、コンパレー
タと接続されている制御信号発生器により行なうことが
できる。
前述の機能は、計算機における固定接続された機能ブロ
ックにより行なうこともできる。しかしコスト、および
スペースの面で、前述の機能を演算プログラムの形で実
現しこの演算プログラムを、データ処理のためにもとも
と設けられている装置により処理することができる。
本発明の別の１つの有利な実施例においては各計算機が
、他の計算機から供給される中間情報信号を自身の目標
値との比較のために緩衝記憶するメモリを備えている。
この実施例においては中間情報信号は直列に伝送されこ
のようにして確実に、計算機が２つよシ多い場合にすべ
てのこれらの計算により形成される中間情報は目標値と
の比較の際に使用することができる。更に目標値の形成
を、中間情報信号の形成と時間的にずらして行なうこと
ができる。このようにして、障害発生の際にこれらの動
作の１つのみしか損なわれない確率は商められる。
有利には目標値発生器はタイミングマーク発生器を備え
ている。
タイミングマーク信号を発生することにより付加的検査
を行なうことができる。このようにして中間情報自体と
その到来時間とを監視することができる。
別の１つの実施例においては各制御信号発生器の制御入
力側は残りの計算機のリセット入力側及び／又は初期化
入力側と接続されている。
このようにして、偏差のある計算機と偏差のない計算機
とを、エラー補正を行なうために区別することができる
。このようにして、偏差のない計算機を例えば、プログ
ラム開始とは異なるノログラムステータスにセットする
ことができる。この措置は複合計算機装置の動作の信頼
性を（後続演算の間に発生する障害による影響がこれら
の計算機において回避されるという点で）高める。
別の１つの実施例においては計算機は双方向性制御線と
接続されている。別の１つの実施例においては制御線と
データ線とは共通の線として構成されている。
これらの措置は個々の計算機の間の線の全長を短縮しひ
いては装置のサイズを低減し障害を低減する。
発明の効果 本発明により早期に障害を検出し、障害による損害・損
傷を回避することができ本発明のエラー修正は、計算機
の引続いての動作ができる限り損なわれないように行な
われる。
実施例 第１図に示されている、複合計算機システムにおける計
算機Ａ、Ｂ、Ｃはデータ線１０゜１２．１４と制御線１
６，１８．２０とにより互いに接続されている。図中の
枠内において、監視および補正機能を行なう機能群は、
互いに接続されているブロックにより示されている。
これらのブロックは実際には離散的なユニットとじ℃も
実現でき計算機により演算プログラムの形で実現するこ
ともできる。機能ブロックはこの場合においてすべての
６つの計算機Ａ　、　Ｂ。
Ｃにおいて等しい。
計算機Ａ、Ｂ、Ｃはそれぞれ、中間情報信号発生器２２
と、目標値発生器２４（目標値発生器２４はタイミング
マーク発生器３２を備えている）と、自身の目標値を、
他のコンぎユータＡ、Ｂ、Ｃの中間情報と比較するコン
パレータ２６と、制御信号発生器２８（制御信号発生器
２８は自身の制御と他の計算機Ａ、Ｂ、Ｃの制御とのた
めである）とメモリ３０、実際のデータ処理のための演
算装置５０とを備え℃いる。
各中間情報信号発生器２２は計算機Ａ、Ｂ。
Ｃにそれぞれ割当てられている演算装置５０と接続され
このようにして各中間情報信号発生器２２にてプログラ
ムシーケンスに関するデ、−タから中間情報が発生され
る。各中間情報信号発生器２８の１つの出力側はデータ
線１０　、１２゜１４のうちの１本と接続され、これら
のデータ線１０．１２．１４は他の計算機Ａ、Ｂ、Ｃの
メモリ３０の入力側と接続されている。
伝送され受信された中間情報信号はメモリ３０に緩衝記
憶され引続いてコンパレータ２６に供給されて目標値と
比較される。これに相応して各メモリ３００１つの出力
側は、対応するコンパレータ３０の入力側のうちの１方
と接続されている。各コンパレータ２６の他方の入力側
は、対応する目標値発生器２４の１つの出力側と接続さ
れている。
目標値発生器２４はコンパレータ２６に、固定された目
標値も、プログラムステップに依存して制御される目標
値も供給する。この後者の目標値を形成するために目標
値発生器２４の１つの入力側は演算装置５０の１つの出
力側と接続されこのようにして演算装置５０を介して目
標値２４にプログラムシーケンスに関するデータが供給
される。
目標値発生器２４に設けられているタイミングマーク発
生器３２はタイミングマーク信号を発生し、このように
し℃中間情報の検査の他に中間情報の到来時間が監視さ
れる。このためにメモリ３０の構成は、メモリ３０が中
間情報信号の受信時間情報も記憶することができるよう
ニナッている。コンパレータ２６の１つの出力側は制御
信号発生器２８の１つの入力側と接続サレ、その結果中
間情報がタイミングマーク力らずれている場合には制御
信号をずらして発生することができる。これらの信号は
出方側３４および３６から取出される、すなわちリセッ
ト信号が出力側３４から取出され初期化信号が出力側３
６から取出される。
リセット信号は制御線１６，１８．２０のうちの１本を
介して残りの計算機のリセット入力側３８に供給され、
初期化信号は１本のり部線を介してそれぞれの演算装置
５０の初期化入力側４０に供給される。
制御線数を減少するために、制御出力側３４とリセット
入力側３８との間に外部の論理結合回路４２が設けられ
、この論理結合回路４２は計算機の制御信号をそれぞれ
制御線４４に供給する。
制御線を更に減少する構成が第２図に示されている。図
中、制御線は双方向制御縁４６として構成されている。
中間情報のデータ交換はこの実施例においては双方向デ
＝り線４８を介して行なわれる。
計算機Ａ、Ｂ　、Ｃの動作中に演算装置５０のプログラ
ムシーケンスのデータから、前もって与えられている間
隔で中間情報信号発生器２２において中間情報が発生さ
れ他の計算機Ａ　、　Ｂ。
Ｃヘデータ線１０，１２．１４を介して伝送される。本
実施例においては、演算プログラムの終了アドレスを開
始アドレスで除算した商により形成されるステータス情
報が扱かわれている。
計算機Ａにより発生されたステータス情報は計算機Ｂお
よびＣに供給され、計算機Ｂにより発生されたステータ
ス情報は計算機ＡおよびＣに供給され、計算機Ｃにより
発生されたステータス情報は計算機ＡおよびＢに供給さ
れる。この場合にステータス情報とその到来時間とが記
憶される。ステータス情報の伝送と同時にまたは時間的
にずらして計算機の目標値（有利には同様にステータス
情報）が目標値発生器により発生される。自身の目標値
と外部からのステータス情報は各計算機Ａ、Ｂ、Ｃのそ
れぞれのコンパレータ２６で比較される。
比較の結果が自身の目標値と、外部からのステータス情
報との一致を示すと制御信号発生器２８は励振されず計
算機はプログラムを、後述の演算周期で続行する。通常
の場合にはこの動作は、前もって与えられている数の（
監視されている）演算サイクルの終了毎に繰返される。
計算機Ａ、Ｂ、Ｃのうちの１つ例えばＡが外乱（例えば
切換パルス）により障害を受け、１つのグログラムステ
ップを飛越えると、計算機Ａから伝送される次のステー
タス情、報は目標値からずれる。この（至）差によりコ
ンパレータ２６は２つの計算機Ｂ、Ｃのうちの１つにお
いて制御信号発生器２８を励振し自身を初期化し他の２
つの計算機をリセットする。この偏差が計算機Ｂのコン
パレータ２６によりまず初めに検出されたとすると計算
機ＡおよびＣはリセットされ計算機Ｂは初期化される。
引続いて計算機ＡおよびＣは演算プログラムを再び初め
から実施する。計算機Ｂの動作はいずれのプログラムス
テータスに計算機Ｂが初期化されているかに依存する。
このプログラムステータスはプログラム開始であること
４あるがすでに行なわれた演算プログラム部分において
得られた別のプログラムステータスであることもある。
例えば、第１の演算サイクルの後のプログラムステータ
スである場合には計算機は、計算機ＡおよびＣが演算サ
イクルを終ったのを検出した後に初めて（この時点まで
に再び障害が発生しないかぎり）、後続する演算サイク
ルを計算機ＡおよびＣと共に行なう。次にこの動作の時
間経過（ただし、２つの計算機から成る複合計算機シス
テムに制限する）を第３図に基づいて説明する。第３図
の線図においては演算サイクル、・中間情報信号の伝送
・中間情報と目標値の比較が示されている。
２つの計算機ＡおよびＢは同期されていると仮定してい
るので、互いに相応するタイムスロットを上下に重ねて
示す。多くの演算サイクルにおける動作を説明するたぬ
に時間軸はそれぞれ６つの時間ウィンドウａ、ｂ、ｃ、
ｄ、ｅ。
ｆに分割されている。各時間ウィンドウにおいて１つま
たは複数の監視すべき演算サイクルが生ずる。このよう
なサイクルは最大のタイムスロット５２をとる。それぞ
れの演算サイクルの序数ｎは、ｎと関連して数字で示さ
れている。
プログラムステータスは、数字単独により示されている
（このような数字はプログラムアドレスｅ［わす）。前
述の演算サイクルの他に、中間情報の伝送および受信の
タイムスロット５４と、中間情報と目標値との比較のタ
イムスロット５６とが示されている。
各演算サイクルにまず初めに中間情報信号が伝送され引
続いて中間情報が目標値と比較される。引続いて再び新
しい演算サイクルが始まる。
矢印により中間情報信号の伝送方向が示されている。
２つの計算機ＡおよびＢはプログラム開始と同時に動作
を開始すると仮定する。時間ワイントウａにおいて演算
周期ｎ　＝　１が終了すると中間情報が交換され目標値
と比較され目標値の一致が検出される。
時間ウィンドウｂにおいては演算サイクルｎ＝２が行な
われる。その際に計算機Ａが障害を受け、誤中間情報信
号が計算機Ｂに伝送される。
計算機Ｂは時間ウィンドウｂのタイムスロット５６にお
いて偏差を検出し計算機Ａをリセットし自身を第１の演
算サイクルの後のプログラムステータスにリセットする
。この番号１のプログラムステータスに計算機Ａは留ま
シ、これに対して計算＠Ａは再び第１の演算サイクルｎ
＝１を行なう。時間ウィンドウＣにおけるこのタイムス
ロット５２の中で計算機Ａは再び障害を受ける。この場
合には中間情報はそれ自体としては正しいが遅延して伝
送される（これは時間ウィンドウＣにおけるタイムスロ
ット５６により示されている）。時間ウインドワＣにお
けるタイムスロット５６において計算機Ｂはこの偏差を
検出し計算機Ａを再ひリセットする。計算機Ｂが自身を
再び番号１のプログラムステータスに初期化するのは第
１の演算サイクルの終了後である。
タイムスロットｄにおいて演算サイクルは、計算機Ａか
ら障害を受けずに進行する。相手の中間情報を互いに検
査し双方の中間情報が目標値と一致していることを検出
すると双方の計算機は引続いて次の演算サイクルｎ　＝
　２およびｎ＝３を行なう（これは時間ウインドクｅお
よびｆにおいて示されている）。
【図面の簡単な説明】
第１図は、６つの計算機から成る１つの複合計算機シス
テムのブロック回路図である。第２図は、本発明の１つ
の実施例のブロック略図である。第６図は、２つの計算
機から成る複合計算機システムにおける、中間情報信号
の伝送・中間情報信号と目標値との比較の時間変化を示
す線図である。 １０．１２．１４・・・データ線、１６，１８゜２０・
・・制御線、２４・・・目標値発生器、２６・・・コン
パレータ、２８・・・制御信号発生器、３０・・・メモ
リ、３２・・・タイミングマーク発生器、３８・・・リ
セット入力側、４０・・・初期化入力側、４２・・・論
理結合回路、４４・・・制御線、４６．４８・・・双方
向制御線、ａ、ｂ、ｃ、ｄ、ｅ、ｆ−時間ウィントウ、
ｎ・・・演算サイクル。 Ｆｉｇ、２ Ｆｉｇ、３

Claims (18)

    【特許請求の範囲】
  1. １．アンチロツク装置・エアバツグ・安全ベルト等の車
    載安全装置用複合計算機装置の計算機の動作監視および
    エラー修正方法であつて、前記計算機は互いにデータ線
    および制御線を介して接続され同期されている複合計算
    機装置の計算機の動作監視およびエラー修正方法におい
    て、関与している計算機のそれぞれが前もつて与えられ
    ている間隔で中間情報信号を発生し、前記中間信号は他
    の計算機に供給され前記他の計算機の目標値と比較され
    偏差が検出された場合には、後続する演算サイクルが抑
    圧され、先行する演算サイクルのうちの１つが、少なく
    とも、偏差のある計算機により繰返されることを特徴と
    する複合計算機装置の計算機の動作監視およびエラー修
    正方法。
  2. ２．演算サイクルが、中間情報が変更される最小単位の
    プログラムステツプであり、前もつて与えられている数
    の演算サイクルが行なわれた後に、中間情報が第１のタ
    イムスロツトにおいて伝送および受信され、後続する第
    ２のタイムスロツトにおいて書込まれ、自身の目標値と
    比較されるようにした特許請求の範囲第１項記載の複合
    計算機装置の計算機の動作監視およびエラー修正方法。
  3. ３．中間情報自身及び／又はその到来時間が目標値と比
    較されるようにした特許請求の範囲第１項または第３項
    記載の複合計算機装置の計算機の動作監視およびエラー
    修正方法。
  4. ４．偏差が検出された場合にすべての関与する計算機が
    リセツトされ先行演算サイクルが繰返されるようにした
    特許請求の範囲第１項ないし第３項のうちのいずれか１
    項に記載の複合計算機装置の計算機の動作監視およびエ
    ラー修正方法。
  5. ５．偏差が検出された場合に、前記偏差のある計算機が
    リセツトされその他のすべての計算機が初期化されるよ
    うにした特許請求の範囲第１項ないし第３項のいずれか
    １項に記載の複合計算機装置の計算機の動作監視および
    エラー修正方法。
  6. ６．偏差が検出された場合に、前記偏差を検出した計算
    機のみが初期化されその他のすべての計算機はリセツト
    されるようにした特許請求の範囲第１項ないし第６項の
    いずれか１項に記載の複合計算機装置の計算機の動作監
    視およびエラー修正方法。
  7. ７．関与している計算機が、偏差を検出した計算機によ
    り直接にリセツトまたは初期化されるようにした特許請
    求の範囲第４項ないし第６項のうちのいずれか１項に記
    載の複合計算機装置の計算機の動作監視およびエラー修
    正方法。
  8. ８．中間情報を直列及び／又は並列に伝送する特許請求
    の範囲第１項ないし第７項のうちのいずれか１項に記載
    の複合計算機装置の計算機の動作監視およびエラー修正
    方法。
  9. ９．中間情報を、計算機演算の中間結果及び／又は演算
    プログラムのステータス情報から形成するようにした特
    許請求の範囲第１項ないし第８項のうちのいずれか１項
    に記載の複合計算機装置の計算機の動作監視およびエラ
    ー修正方法。
  10. １０．中間情報を、演算プログラムの終了アドレスを開
    始アドレスにより除算した商により形成するようにした
    特許請求の範囲第９項記載の複合計算機装置の計算機の
    動作監視およびエラー修正方法。
  11. １１．中間情報を二者択一的または付加的にスタテイツ
    ク及び／又はダイナミツクな電位変化により形成するよ
    うにした特許請求の範囲第１項ないし第１０項のうちの
    いずれか１項に記載の複合計算装置の計算機の動作監視
    およびエラー修正方法。
  12. １２．例えばアンチロツクシステム・エアバツグ・安全
    ベルト等の車載安全装置に用いられ、データ線（１０，
    １２，１４）及び／又は制御線（１６，１８，２０）を
    介して互いに接続され同期されている少なくとも２つの
    計算機（Ａ，Ｂ，Ｃ）から成る複合計算機装置において
    、関与している計算機（Ａ，Ｂ，Ｃ）のそれぞれは、中
    間情報信号発生器（２２）と目標値発生器（２４）と、
    他の計算器（Ａ，Ｂ，Ｃ）の中間情報を自身の目標値と
    比較するコンパレータ（２６）と、前記コンパレータ（
    ２６）と接続され自身と前記その他の計算機（Ａ，Ｂ，
    Ｃ）とを制御する制御信号発生器（２８）とを備えてい
    ることを特徴とする複合計算機装置。
  13. １３．各計算機（Ａ，Ｂ，Ｃ）が１つの記憶装置（３０
    ）を備え、前記記憶装置（３０）に、他の計算機（Ａ，
    Ｂ，Ｃ）から供給される中間情報が、自身の目標値との
    比較のために緩衝記憶されるようにした特許請求の範囲
    第 １２項記載の複合計算機装置。
  14. １４．目標値発生器（２４）がタイミングマーク発生器
    （３２）を備えている特許請求の範囲第１２項または第
    １３項記載の複合計算機装置。
  15. １５．各制御信号発生器（２８）の制御出力側（３４，
    ３６）を、他の計算機（Ａ，Ｂ，Ｃ）のリセツト入力側
    （３８）及び／又は初期化入力側（４０）と接続した特
    許請求の範囲第１２項ないし第１４項のうちのいずれか
    １項に記載の複合計算機装置。
  16. １６．論理結合回路（４２）を設けて他の計算機（Ａ，
    Ｂ，Ｃ）の制御入力側（３４）をそれぞれ１本の制御線
    （４４）に接続した特許請求の範囲第１２項ないし第１
    ５項のうちのいずれか１項に記載の複合計算機装置。
  17. １７．計算機（Ａ，Ｂ，Ｃ）を双方向性制御線（４６）
    を介して互いに接続した特許請求の範囲第１２項ないし
    第１５項のうちのいずれか１項に記載の複合計算機装置
    。
  18. １８．計算機（Ａ，Ｂ，Ｃ）を制御信号及び／又はデー
    タ通信のために共通の線を介して互いに接続した特許請
    求の範囲第１２項ないし第１５項に記載の複合計算機装
    置。
JP62281182A 1986-11-14 1987-11-09 複合計算機装置の計算機の動作監視およびエラー修正方法及び複合計算機装置 Expired - Lifetime JP2746587B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3639055.0 1986-11-14
DE3639055A DE3639055C2 (de) 1986-11-14 1986-11-14 Verfahren zur Betriebsüberwachung und Fehlerkorrektur von Rechnern eines Mehrrechnersystems und Mehrrechnersystem

Publications (2)

Publication Number Publication Date
JPH01134601A true JPH01134601A (ja) 1989-05-26
JP2746587B2 JP2746587B2 (ja) 1998-05-06

Family

ID=6314016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62281182A Expired - Lifetime JP2746587B2 (ja) 1986-11-14 1987-11-09 複合計算機装置の計算機の動作監視およびエラー修正方法及び複合計算機装置

Country Status (4)

Country Link
US (1) US4853932A (ja)
JP (1) JP2746587B2 (ja)
DE (1) DE3639055C2 (ja)
FR (1) FR2606908A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7286921B2 (en) 2003-08-28 2007-10-23 Denso Corporation Vehicle control system for executing a series of processes in electronic control units
US10963354B2 (en) 2016-04-01 2021-03-30 Mitsubishi Electric Corporation Control apparatus and recovery processing method for control apparatus

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357141A (en) * 1988-04-02 1994-10-18 Robert Bosch Gmbh Electronic device
US5081629A (en) * 1989-05-08 1992-01-14 Unisys Corporation Fault isolation for multiphase clock signals supplied to dual modules which are checked by comparison using residue code generators
JP3516344B2 (ja) * 1990-10-22 2004-04-05 株式会社日立製作所 分散処理システムの多重データ処理方法
IT1246467B (it) * 1990-10-22 1994-11-19 St Microelectronics Srl Macchina a stati finiti per sistemi affidabili di computazione e regolazione
US5276862A (en) * 1991-04-09 1994-01-04 Bull Hn Information Systems Inc. Safestore frame implementation in a central processor
DE4117393A1 (de) * 1991-05-28 1992-12-03 Kloeckner Humboldt Deutz Ag Einrichtung zur steuerung der kraftstoffeinspritzung einer brennkraftmaschine
US5435000A (en) * 1993-05-19 1995-07-18 Bull Hn Information Systems Inc. Central processing unit using dual basic processing units and combined result bus
US5440724A (en) * 1993-06-17 1995-08-08 Bull Hn Information Systems Inc. Central processing unit using dual basic processing units and combined result bus and incorporating means for obtaining access to internal BPU test signals
DE4332881C2 (de) * 1993-09-21 1996-10-31 Cindatec Ingenieurtechnische D Fehlertolerantes Multicomputersystem
US5495579A (en) * 1994-03-25 1996-02-27 Bull Hn Information Systems Inc. Central processor with duplicate basic processing units employing multiplexed cache store control signals to reduce inter-unit conductor count
DE19735956C1 (de) * 1997-08-19 1998-09-10 Siemens Ag Verfahren zum Überwachen eines Ermittlungsverfahrens
DE19933086B4 (de) * 1999-07-15 2008-11-20 Robert Bosch Gmbh Verfahren und Vorrichtung zur gegenseitigen Überwachung von Steuereinheiten
DE10002306A1 (de) * 2000-01-20 2001-07-26 Zahnradfabrik Friedrichshafen Verfahren und Vorrichtung zum funktionssicheren Betreiben einer elektronischen Motor- und insbesondere Getriebesteuerung für Kraftfahrzeuge
JP2004017676A (ja) * 2002-06-12 2004-01-22 Denso Corp 車両用通信システム、初期化装置及び車両用制御装置
DE10238547A1 (de) * 2002-08-22 2004-03-04 Bayerische Motoren Werke Ag Steuersystem und Verfahren zur Fehlerbehebung in elektronischen Einheiten oder Teilnetzen
DE10329196A1 (de) * 2003-06-28 2005-01-20 Audi Ag Verfahren zum Reset von elektronischen Fahrzeug-Steuergeräten
US7536632B2 (en) * 2004-01-10 2009-05-19 International Business Machines Corporation Method for monitoring data processing system availability
DE102005039392B4 (de) * 2005-08-20 2020-03-26 Bayerische Motoren Werke Aktiengesellschaft Verfahren zur Sicherung von Systemvariablen
EP1881187A1 (de) * 2006-07-18 2008-01-23 Siemens Aktiengesellschaft Motorsteuerung
DE102010002468A1 (de) * 2010-03-01 2011-09-01 Robert Bosch Gmbh Verfahren zum Stillsetzen einer von einem Steuergerät betriebenen Funktionseinheit in einem Kraftfahrzeug
US9798598B2 (en) 2013-11-26 2017-10-24 International Business Machines Corporation Managing faults in a high availability system
CN113934135B (zh) * 2021-12-14 2022-04-01 国网江苏省电力工程咨询有限公司 一种基于电力管廊的复式监控系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54125453A (en) * 1978-03-16 1979-09-28 Ibm Faillsafeeprimary power controller
JPS5814204A (ja) * 1981-07-20 1983-01-27 Hitachi Ltd マイクロコンピユ−タ制御装置
JPS59212902A (ja) * 1983-05-18 1984-12-01 Hitachi Ltd 多重化制御装置
JPS6022202A (ja) * 1983-07-19 1985-02-04 Hitachi Ltd 制御システム
JPS60116001A (ja) * 1983-11-28 1985-06-22 Canon Inc 制御装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3517174A (en) * 1965-11-16 1970-06-23 Ericsson Telefon Ab L M Method of localizing a fault in a system including at least two parallelly working computers
US4049957A (en) * 1971-06-23 1977-09-20 Hitachi, Ltd. Dual computer system
FR2182259A5 (ja) * 1972-04-24 1973-12-07 Cii
GB1434186A (en) * 1972-04-26 1976-05-05 Gen Electric Co Ltd Multiprocessor computer systems
US3898621A (en) * 1973-04-06 1975-08-05 Gte Automatic Electric Lab Inc Data processor system diagnostic arrangement
IT1014277B (it) * 1974-06-03 1977-04-20 Cselt Centro Studi Lab Telecom Sistema di controllo di elaboratori di processo operanti in parallelo
DE2701924C3 (de) * 1977-01-19 1987-07-30 Standard Elektrik Lorenz Ag, 7000 Stuttgart Steuereinrichtung für spurgebundene Fahrzeuge
JPS594054B2 (ja) * 1979-04-17 1984-01-27 株式会社日立製作所 マルチプロセツサ障害検出方式
DE2939487A1 (de) * 1979-09-28 1981-04-16 Siemens AG, 1000 Berlin und 8000 München Rechnerarchitektur auf der basis einer multi-mikrocomputerstruktur als fehlertolerantes system
DE3037150C2 (de) * 1980-09-27 1984-03-15 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Sichere Datenverarbeitungseinrichtung
DE3208573C2 (de) * 1982-03-10 1985-06-27 Standard Elektrik Lorenz Ag, 7000 Stuttgart 2 aus 3-Auswahleinrichtung für ein 3-Rechnersystem

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54125453A (en) * 1978-03-16 1979-09-28 Ibm Faillsafeeprimary power controller
JPS5814204A (ja) * 1981-07-20 1983-01-27 Hitachi Ltd マイクロコンピユ−タ制御装置
JPS59212902A (ja) * 1983-05-18 1984-12-01 Hitachi Ltd 多重化制御装置
JPS6022202A (ja) * 1983-07-19 1985-02-04 Hitachi Ltd 制御システム
JPS60116001A (ja) * 1983-11-28 1985-06-22 Canon Inc 制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7286921B2 (en) 2003-08-28 2007-10-23 Denso Corporation Vehicle control system for executing a series of processes in electronic control units
US10963354B2 (en) 2016-04-01 2021-03-30 Mitsubishi Electric Corporation Control apparatus and recovery processing method for control apparatus

Also Published As

Publication number Publication date
US4853932A (en) 1989-08-01
FR2606908A1 (fr) 1988-05-20
JP2746587B2 (ja) 1998-05-06
DE3639055A1 (de) 1988-05-19
DE3639055C2 (de) 1998-02-05

Similar Documents

Publication Publication Date Title
JPH01134601A (ja) 複合計算機装置の計算機の動作監視およびエラー修正方法及び複合計算機装置
US4945486A (en) Multi-computer synchronization system and method
JP4149806B2 (ja) プロセッサを監視するための装置
US6704628B1 (en) Method for detecting errors of microprocessors in control devices of an automobile
US5359515A (en) Vehicle occupant safety system and method for operating the same
JP4255620B2 (ja) 電子デジタル装置
US8799738B2 (en) Method of detecting data transmission errors in a CAN controller, and a CAN controller for carrying out the method
US9367377B2 (en) Apparatus and method for monitoring multiple micro-cores
JPS63137301A (ja) コンピュータ制御―操作装置の監視方法及び監視回路装置
US7848856B2 (en) Communication system and electronic control unit including communication system for vehicle control
US12189557B2 (en) Bus-based communication system, system-on-chip and method therefor
KR20000016312A (ko) 탑승자 구속 시스템 및 그의 작동 방법
JPWO2005049467A1 (ja) エレベータ制御装置
JP3529994B2 (ja) 照合回路
TW202307601A (zh) 伺服系統及伺服系統之控制方法
CN120499221B (zh) 一种馈线自动化终端板件通信系统
JP3627545B2 (ja) Ｃｐｕの異常検出方法
JP2513121B2 (ja) シリアルバス用伝送装置
JP2954040B2 (ja) 割込監視装置
JP2879480B2 (ja) 冗長計算機システムの同期外れ時の切替方式
JPH03154901A (ja) ２重化制御装置
JPH08147012A (ja) プログラマブルコントローラ
JPH02281343A (ja) Ｃｐｕ動作の監視方式
JPS6249468A (ja) 車両用制御装置のｃｐｕ暴走防止装置
JPH113295A (ja) データ送受信装置