JPH03154901A - ２重化制御装置 - Google Patents
２重化制御装置Info
- Publication number
- JPH03154901A JPH03154901A JP1293970A JP29397089A JPH03154901A JP H03154901 A JPH03154901 A JP H03154901A JP 1293970 A JP1293970 A JP 1293970A JP 29397089 A JP29397089 A JP 29397089A JP H03154901 A JPH03154901 A JP H03154901A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- control
- arithmetic
- signal
- synchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Feedback Control In General (AREA)
- Safety Devices In Control Systems (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は２つの演算制御装置が同期をとって入力演算す
る同期２重化制御装置の制御定数をオンラインで１個の
保守ツールから変更が可能なようにした２重化制御装置
に関する。
る同期２重化制御装置の制御定数をオンラインで１個の
保守ツールから変更が可能なようにした２重化制御装置
に関する。
（従来の技術）
ディジタル制御装置を用いたプロセス制御において、１
台のディジタル制御装置の故障がプラン１へ停止など重
大事故の原因になるものについては演算制御装置を２重
化する場合が多い。すなわち、１台の演算制御装置が故
障した時は他方の正常な演算制御装置によって演算制御
をバックアップすることによりディジタルコン１−ロー
ラの故障によるプラン１へへの影響を少くしている。
台のディジタル制御装置の故障がプラン１へ停止など重
大事故の原因になるものについては演算制御装置を２重
化する場合が多い。すなわち、１台の演算制御装置が故
障した時は他方の正常な演算制御装置によって演算制御
をバックアップすることによりディジタルコン１−ロー
ラの故障によるプラン１へへの影響を少くしている。
この場合演算制御装置の２重化については信頼性を上げ
るためにお互いの演算制御装置間で同期をとって演算し
演算結果を各演算周期毎に照合チエツクしお互いに演算
結果が一致しておれば、プロセスに対して演算結果を出
力する方式である同期２重化制御装置が制御装置の信頼
性を」二げる為に用いられている。
るためにお互いの演算制御装置間で同期をとって演算し
演算結果を各演算周期毎に照合チエツクしお互いに演算
結果が一致しておれば、プロセスに対して演算結果を出
力する方式である同期２重化制御装置が制御装置の信頼
性を」二げる為に用いられている。
その構成を第３図に示す。１は保守ツールであり伝送ラ
イン２を通して演算制御装置（以下ＣＰＵと略す）であ
るＣＰＵ（Ａ）３やＣＰＵ（Ｂ）４の制御定数を変更す
る装置である。
イン２を通して演算制御装置（以下ＣＰＵと略す）であ
るＣＰＵ（Ａ）３やＣＰＵ（Ｂ）４の制御定数を変更す
る装置である。
ＣＰＵ（Ａ）３とＣＰＵ（Ｂ）４はそれぞれ一定周期で
プログラム演算し入出力ユニツ１〜５へその結果を出力
するものである。このｃｐｕ（Ａ）３とＣＰＵ（Ｂ）４
は同期２重化方式であり、常時お互いに同期ケーブル１
２を通して同期をとりながら演算している。
プログラム演算し入出力ユニツ１〜５へその結果を出力
するものである。このｃｐｕ（Ａ）３とＣＰＵ（Ｂ）４
は同期２重化方式であり、常時お互いに同期ケーブル１
２を通して同期をとりながら演算している。
ＣＰＵ（Ａ）３で演算された結果はシステムバス（Ａ）
６を通してバッファ基板８へ送信される。又ＣＰＵ（Ｂ
）４で演算された結果はシステムバス（Ｂ）７を通して
バッファ基板（Ｂ）９へ送信される。
６を通してバッファ基板８へ送信される。又ＣＰＵ（Ｂ
）４で演算された結果はシステムバス（Ｂ）７を通して
バッファ基板（Ｂ）９へ送信される。
バッファ基板（Ｂ）９からはデータの流れ２４ａによっ
てバッファ基板（Ａ）８に送られお互いの演算結果が照
合チエツクされ一致しておれば、Ｉ１０バス１０を経由
して出力基板用からプラント１へ信号が出力される。そ
のタイミングチャートを第４図に示す。２１は同期タイ
ミングでありＣＰＵ（Ａ）３、ＣＰＵ（Ｂ）４は同期を
とって入力し演算を実行する演算後は両ＣＰ Ｕの演算
結果をバッファ基板（Ａ）８又はバッファ基板（Ｂ）９
上で照合チエツクを実行する。このやり方は１涌もって
決定しておいたＢＵＦ（Δ）８又はＩＩＬＪＦ（Ｂ）９
側で実行する。
てバッファ基板（Ａ）８に送られお互いの演算結果が照
合チエツクされ一致しておれば、Ｉ１０バス１０を経由
して出力基板用からプラント１へ信号が出力される。そ
のタイミングチャートを第４図に示す。２１は同期タイ
ミングでありＣＰＵ（Ａ）３、ＣＰＵ（Ｂ）４は同期を
とって入力し演算を実行する演算後は両ＣＰ Ｕの演算
結果をバッファ基板（Ａ）８又はバッファ基板（Ｂ）９
上で照合チエツクを実行する。このやり方は１涌もって
決定しておいたＢＵＦ（Δ）８又はＩＩＬＪＦ（Ｂ）９
側で実行する。
それぞれ２台のＣＰＵ（Ａ）３、ＣＰＵ（Ｂ）４の制御
定数を保守ツール１から変更する場合には、ＣＰＵ（Ａ
）３とＣＰＵ（Ｂ）４を順番に変更する為に変更タイミ
ングのズレによりその変更時にはＣＰＵ（Ａ）３とＣＰ
Ｕ（Ｂ）４の演算結果が異なることになり、ＢＵＦ（Ａ
）８又はｒ３ＵＦ（Ｂ）９てＣＰＵ（Ａ）３とＣＰｔＪ
（Ｂ）４の出力前の演算結果の照合チエツク時に不一致
となる。不一致となった場合にはＣＰＵ（Ａ）３又はＣ
ＰｔＪ（Ｂ）４のどちらが正常か不明の為に出力を停止
しなければならない。
定数を保守ツール１から変更する場合には、ＣＰＵ（Ａ
）３とＣＰＵ（Ｂ）４を順番に変更する為に変更タイミ
ングのズレによりその変更時にはＣＰＵ（Ａ）３とＣＰ
Ｕ（Ｂ）４の演算結果が異なることになり、ＢＵＦ（Ａ
）８又はｒ３ＵＦ（Ｂ）９てＣＰＵ（Ａ）３とＣＰｔＪ
（Ｂ）４の出力前の演算結果の照合チエツク時に不一致
となる。不一致となった場合にはＣＰＵ（Ａ）３又はＣ
ＰｔＪ（Ｂ）４のどちらが正常か不明の為に出力を停止
しなければならない。
（発明が解決しようとする課題）
以上の様に１台の保守ツール１から同期２重化されたＣ
ＰＵ（Ａ）３、ＣＰＵ（Ｂ）４の制御定数を変更する場
合には上記の２つのＣＰＵ（Ａ）３゜ＣＰ ＬＪ （＋
３ ） ４の演算結果が不一致になることを避ける為に
、制御定数を変更時は１台のＣＰｔＪ（Ａ）３又はＣＰ
Ｕ（Ｂ）４を停止し、片方の運転中のＣＰＵ（Ｂ）４又
はＣＰＵ（Ａ）３の制御定数を変更しくこの時１重系に
なっている為に照合チエツク又は中断）、その後停止中
のＣＰＵ（Ａ）３又はＣＰＵ（Ｂ）４を変更し運転開始
することにより２重化運転となるという２回に渡って制
御定数の変更を行わなければならないという複雑かつ運
転中のＣＰＵを停止しなければならないという欠点が生
じていた。
ＰＵ（Ａ）３、ＣＰＵ（Ｂ）４の制御定数を変更する場
合には上記の２つのＣＰＵ（Ａ）３゜ＣＰ ＬＪ （＋
３ ） ４の演算結果が不一致になることを避ける為に
、制御定数を変更時は１台のＣＰｔＪ（Ａ）３又はＣＰ
Ｕ（Ｂ）４を停止し、片方の運転中のＣＰＵ（Ｂ）４又
はＣＰＵ（Ａ）３の制御定数を変更しくこの時１重系に
なっている為に照合チエツク又は中断）、その後停止中
のＣＰＵ（Ａ）３又はＣＰＵ（Ｂ）４を変更し運転開始
することにより２重化運転となるという２回に渡って制
御定数の変更を行わなければならないという複雑かつ運
転中のＣＰＵを停止しなければならないという欠点が生
じていた。
（課題を解決するための手段）
本発明はプロセスから制御信号を入力し、お互いに同期
をとって入力演算し、片方の演算制御装置が異常時には
正常な演算制御装置がバックアップする２つの演算制御
装置を備えた同期２重化制御装置において、上記演算制
御装置の制御定数を変更する為の保守ツールから２台の
演算制御装置の制御定数を変更する場合に、一時同期２
重化から待期２重化に制御モードを変更することにより
制御定数を変更し、制御定数変更後は同期２重化に制御
モードを戻すことにより２つの演算制御装置ともオンラ
インで制御定数を変更可能にしたことを特徴とする。
をとって入力演算し、片方の演算制御装置が異常時には
正常な演算制御装置がバックアップする２つの演算制御
装置を備えた同期２重化制御装置において、上記演算制
御装置の制御定数を変更する為の保守ツールから２台の
演算制御装置の制御定数を変更する場合に、一時同期２
重化から待期２重化に制御モードを変更することにより
制御定数を変更し、制御定数変更後は同期２重化に制御
モードを戻すことにより２つの演算制御装置ともオンラ
インで制御定数を変更可能にしたことを特徴とする。
（作用）
これにより同期２重化制御装置の二つのＣＰＵの制御定
数をＣＰＵを停止しないでオンラインの状態で１台の保
守ツールから変更を可能とした同期２重化制御装置を提
供する。
数をＣＰＵを停止しないでオンラインの状態で１台の保
守ツールから変更を可能とした同期２重化制御装置を提
供する。
（実施例）
第１図に本発明の実施例を示す。ＣＰＵ（Ａ）３とＣＰ
Ｕ（Ｂ）４が同期２重化で運転中に保守ツールＯ）から
両ＣＰＵの制御定数を変更する場合に同期２重化から待
期２重化にＣＰＵのモードを一時変更する。すなわち、
ＣＰＵ（Ａ）３を常用系とし、ＣＰＵ（Ｂ）４を待期系
としたい時は（この逆も可能）ＣＰＵ（Ｂ）４に対し保
守ツール１から待期系コマンド信号１５を伝送する。こ
のコマンド信号は１６ｂｉｔの伝送信号のうちあらかじ
め決定しておいた任意の１ｂｉｔをオンにすることによ
り受信したＣＰＵ（Ｂ）４側で待期系指示を受けつける
。
Ｕ（Ｂ）４が同期２重化で運転中に保守ツールＯ）から
両ＣＰＵの制御定数を変更する場合に同期２重化から待
期２重化にＣＰＵのモードを一時変更する。すなわち、
ＣＰＵ（Ａ）３を常用系とし、ＣＰＵ（Ｂ）４を待期系
としたい時は（この逆も可能）ＣＰＵ（Ｂ）４に対し保
守ツール１から待期系コマンド信号１５を伝送する。こ
のコマンド信号は１６ｂｉｔの伝送信号のうちあらかじ
め決定しておいた任意の１ｂｉｔをオンにすることによ
り受信したＣＰＵ（Ｂ）４側で待期系指示を受けつける
。
ＣＰＵ（＋３）４では待期系指示を受けつけるとシステ
ムバス７を通してバッファ基板（Ｂ）９へ信号を伝送す
るバッファ基板（Ｂ）９では常にＣＰＵ（Ｂ）で演算さ
れた結果を１３の信号の流れによってバッファ基板（Ａ
）８へ伝送しバッファ基板（Ｂ）９から出力基板１１へ
の信号出力は行わない。すなわちプロセスへの出力信号
、１６はバッファ基板（Ａ）８から送られて来たものを
出力することになる。この時ＣＰＵ（Ｂ）４、バッファ
基板（Ｂ）９は待期の状態でありＣＰＵ（Ａ）３又はバ
ッファ基板（Ａ）８が故障の時は前者に代ってＣＰＵ（
Ｂ）４、バッファ基板（Ｂ）９を通して出力することは
可能である。これ等の動作を第２図にフローチャートで
示す。
ムバス７を通してバッファ基板（Ｂ）９へ信号を伝送す
るバッファ基板（Ｂ）９では常にＣＰＵ（Ｂ）で演算さ
れた結果を１３の信号の流れによってバッファ基板（Ａ
）８へ伝送しバッファ基板（Ｂ）９から出力基板１１へ
の信号出力は行わない。すなわちプロセスへの出力信号
、１６はバッファ基板（Ａ）８から送られて来たものを
出力することになる。この時ＣＰＵ（Ｂ）４、バッファ
基板（Ｂ）９は待期の状態でありＣＰＵ（Ａ）３又はバ
ッファ基板（Ａ）８が故障の時は前者に代ってＣＰＵ（
Ｂ）４、バッファ基板（Ｂ）９を通して出力することは
可能である。これ等の動作を第２図にフローチャートで
示す。
まず２重化されているＣＰＵ（Ａ）、ＣＰＵ（Ｂ）が正
常かどうか判断しいずれかが異常の場合は１重化となる
。ＣＰＵ（Ａ）、ＣＰＵ（Ｂ）ともに正常な場合は演算
周期毎に保守ツールから待期コマンドが来てないかどう
かのチエツクをする。待期コマンドを受けつければその
ＣＰＵは待期系となるすなわち待期コマンドを受けつけ
た方が待期系となり他方のＣＰＵは常用系となる。待期
系、常用系ともにＣＰＵが正常な限り演算は続行するの
であるがバッファ基板では常用系側のＣＰＵから演算さ
れた結果を出力基板に出力する。待期系に指定された方
は常用系のＣＰ ｔＪが異常にならない限りそのまま演
算を続行しながら待つことになる。
常かどうか判断しいずれかが異常の場合は１重化となる
。ＣＰＵ（Ａ）、ＣＰＵ（Ｂ）ともに正常な場合は演算
周期毎に保守ツールから待期コマンドが来てないかどう
かのチエツクをする。待期コマンドを受けつければその
ＣＰＵは待期系となるすなわち待期コマンドを受けつけ
た方が待期系となり他方のＣＰＵは常用系となる。待期
系、常用系ともにＣＰＵが正常な限り演算は続行するの
であるがバッファ基板では常用系側のＣＰＵから演算さ
れた結果を出力基板に出力する。待期系に指定された方
は常用系のＣＰ ｔＪが異常にならない限りそのまま演
算を続行しながら待つことになる。
待期系からの演算結果はバッファ基板まで伝送されるか
それ以降は出力されない。またこの時２つのＣＰＵから
の演算結果の照合チエツクは行わない。このようにする
ことにより制御定数などを変更する時には待期２重化に
することにより不一致検出を一時中止する。又、同様な
方法をＣＰＵ（Ａ）３又はＣＰＵ（Ｂ）４についてそれ
ぞれ行うことにより２つのＣＰＵともに制御定数をオン
ラインで変更することが可能となる。
それ以降は出力されない。またこの時２つのＣＰＵから
の演算結果の照合チエツクは行わない。このようにする
ことにより制御定数などを変更する時には待期２重化に
することにより不一致検出を一時中止する。又、同様な
方法をＣＰＵ（Ａ）３又はＣＰＵ（Ｂ）４についてそれ
ぞれ行うことにより２つのＣＰＵともに制御定数をオン
ラインで変更することが可能となる。
オンラインで変更の後は待期系コマンドを解除してやる
ことにより同期２重化になる。同期２重化になればＣＰ
ｔＪ（Ａ）３、ＣＰＵ（Ｂ）４の演算結果と照合チエツ
ク開始することになる。
ことにより同期２重化になる。同期２重化になればＣＰ
ｔＪ（Ａ）３、ＣＰＵ（Ｂ）４の演算結果と照合チエツ
ク開始することになる。
本発明の２重化制御装置はオンラインで１台の保守ツー
ルから各演算制御装置の制御定数を比較的簡単にＣＰＵ
を停止しないで変更可能である。
ルから各演算制御装置の制御定数を比較的簡単にＣＰＵ
を停止しないで変更可能である。
又、制御定数変更時に不一致などのアラームも出さなく
て安全に操作が可能であるという効果がある。
て安全に操作が可能であるという効果がある。
第１図は本発明の実施例である２重化制御装置の構成図
、第２図は本発明の動作を示すフローチャート、第３図
は従来の２重化制御装置の構成図、第４図は従来の２重
化制御装置の入力、演算、出力のタイミング図である。 １・・・保守ツール、 ２・・伝送ライン、３・
・・演算制御装置（Ａ）、４・・・演算制御装置（Ｂ）
、５・・・入出カニニット、 ６・・システムバス（Ａ
）、７・・システムバス（Ｂ）、８・・・バッファ基４
Ｕ（Ａ）、９ バッファ基板（Ｂ）、１０・・・Ｉ１０
バス、１１・・・出力基板、 １２・同期ケーブ
ル、１３・・・信号の流れ、 １４・出力信号、１
５・・待期系コマン１〜信号、 １６・・・プロセス出力信号、
、第２図は本発明の動作を示すフローチャート、第３図
は従来の２重化制御装置の構成図、第４図は従来の２重
化制御装置の入力、演算、出力のタイミング図である。 １・・・保守ツール、 ２・・伝送ライン、３・
・・演算制御装置（Ａ）、４・・・演算制御装置（Ｂ）
、５・・・入出カニニット、 ６・・システムバス（Ａ
）、７・・システムバス（Ｂ）、８・・・バッファ基４
Ｕ（Ａ）、９ バッファ基板（Ｂ）、１０・・・Ｉ１０
バス、１１・・・出力基板、 １２・同期ケーブ
ル、１３・・・信号の流れ、 １４・出力信号、１
５・・待期系コマン１〜信号、 １６・・・プロセス出力信号、
Claims (1)
- プロセスから制御信号を入力し、お互いに同期をとって
入力演算し、片方の演算制御装置が異常時には正常な演
算制御装置がバックアップする２つの演算制御装置を備
えた同期２重化制御装置において、上記演算制御装置の
制御定数を変更する為の保守ツールから２台の演算制御
装置の制御定数を変更する場合に、一時同期２重化から
待期２重化に制御モードを変更することにより制御定数
を変更し、制御定数変更後は同期２重化に制御モードを
戻すことにより２つの演算制御装置ともオンラインで制
御定数を変更可能にしたことを特徴とする２重化制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1293970A JPH03154901A (ja) | 1989-11-14 | 1989-11-14 | ２重化制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1293970A JPH03154901A (ja) | 1989-11-14 | 1989-11-14 | ２重化制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03154901A true JPH03154901A (ja) | 1991-07-02 |
Family
ID=17801553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1293970A Pending JPH03154901A (ja) | 1989-11-14 | 1989-11-14 | ２重化制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03154901A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0721136A (ja) * | 1993-07-05 | 1995-01-24 | Nec Corp | 二重構成信号処理装置 |
| WO1998015899A1 (fr) * | 1996-10-07 | 1998-04-16 | Hitachi, Ltd. | Systeme informatique insensible aux defaillances |
| JP2008082710A (ja) * | 2006-09-25 | 2008-04-10 | Nittan Co Ltd | 煙感知装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60118901A (ja) * | 1983-11-17 | 1985-06-26 | ユナイテツド・テクノロジーズ・コーポレイシヨン | 位置制御装置 |
| JPS6136803A (ja) * | 1984-07-30 | 1986-02-21 | Toshiba Corp | プロセス制御装置 |
| JPH03138732A (ja) * | 1989-10-25 | 1991-06-13 | Mitsubishi Electric Corp | ２重化マイクロプロセッサの自動切換装置 |
-
1989
- 1989-11-14 JP JP1293970A patent/JPH03154901A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60118901A (ja) * | 1983-11-17 | 1985-06-26 | ユナイテツド・テクノロジーズ・コーポレイシヨン | 位置制御装置 |
| JPS6136803A (ja) * | 1984-07-30 | 1986-02-21 | Toshiba Corp | プロセス制御装置 |
| JPH03138732A (ja) * | 1989-10-25 | 1991-06-13 | Mitsubishi Electric Corp | ２重化マイクロプロセッサの自動切換装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0721136A (ja) * | 1993-07-05 | 1995-01-24 | Nec Corp | 二重構成信号処理装置 |
| WO1998015899A1 (fr) * | 1996-10-07 | 1998-04-16 | Hitachi, Ltd. | Systeme informatique insensible aux defaillances |
| JP2008082710A (ja) * | 2006-09-25 | 2008-04-10 | Nittan Co Ltd | 煙感知装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102269970B (zh) | 安全控制系统 | |
| KR100566339B1 (ko) | 폴트 톨러런트 컴퓨터 시스템, 그 재동기화 방법, 및 그 재동기화 프로그램을 갖는 컴퓨터 판독가능 저장매체 | |
| US5406472A (en) | Multi-lane controller | |
| US7418626B2 (en) | Information processing apparatus | |
| JPH03154901A (ja) | ２重化制御装置 | |
| JP4558111B2 (ja) | 三重系フォールトトレラントシステムのデータ変更方法 | |
| JP3536293B2 (ja) | 二重化コンピュータ装置 | |
| JPS62150948A (ja) | バス故障箇所検出方式 | |
| JP2003186691A (ja) | フェイルセーフ機能を備えたコントローラ | |
| CN103154837B (zh) | 用于自动化系统的过程冗余控制的方法 | |
| JPS62187901A (ja) | ２重化コントロ−ラの制御方法 | |
| JP2885800B2 (ja) | 二重系処理装置 | |
| CN114253766B (zh) | 运行冗余的自动化系统的方法 | |
| JPH08202570A (ja) | 二重化プロセス制御装置 | |
| JPH02278457A (ja) | デジタル情報処理装置 | |
| JPH0755179Y2 (ja) | 並列多重電子連動装置 | |
| JPS6214859B2 (ja) | ||
| JPH0126096B2 (ja) | ||
| JP4894391B2 (ja) | 制御装置 | |
| JPS60237523A (ja) | 内部時計の制御装置 | |
| JPS63223836A (ja) | 診断制御方式 | |
| JPS63253438A (ja) | デイジタル情報処理装置 | |
| JPH01217665A (ja) | デジタル情報処理装置 | |
| JPH054259U (ja) | デジタル情報処理装置 | |
| JPH01316836A (ja) | 二重化コントローラ |