JPH01135269A - 同期信号処理回路 - Google Patents
同期信号処理回路Info
- Publication number
- JPH01135269A JPH01135269A JP62293211A JP29321187A JPH01135269A JP H01135269 A JPH01135269 A JP H01135269A JP 62293211 A JP62293211 A JP 62293211A JP 29321187 A JP29321187 A JP 29321187A JP H01135269 A JPH01135269 A JP H01135269A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- signal processing
- polarity
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、テレビ放送信号の同期信号を所定の極性に統
一して取り出すための同期信号処理回路に関する。
一して取り出すための同期信号処理回路に関する。
この種の回路は、ＡＮＤ回路やＯＲ回路等の論理素子や
ＩＣを用いて構成することができる。
ＩＣを用いて構成することができる。
ところが、このように構成すると、部品点数が増大し、
種々の不都合を生じる。
種々の不都合を生じる。
本発明の目的は、極めて簡単な回路構成により統一した
極性の同期信号を得るようにすることである。
極性の同期信号を得るようにすることである。
このために本発明は、入力する同期信号の極性を判別す
る手段と、該判別手段により判別された極性データに基
づいて入力同期信号の極性を反転したデータ又は反転し
ないデータが読み出されるＲＯＭと具備するようにした
。
る手段と、該判別手段により判別された極性データに基
づいて入力同期信号の極性を反転したデータ又は反転し
ないデータが読み出されるＲＯＭと具備するようにした
。
以下、本発明の実施例について説明する。第１図はその
一実施例の回路を示す図であり、１はＲＯＭ （ＭＢ７
１１２Ｂ） 、２〜４は積分回路、５〜７はスイッチン
グトランジスタである。
一実施例の回路を示す図であり、１はＲＯＭ （ＭＢ７
１１２Ｂ） 、２〜４は積分回路、５〜７はスイッチン
グトランジスタである。
そして、ＲＯＭＩの端子［相］には水平同期信号が、端
子■には垂直同期信号が入力する。また、端子■には端
子［相］に入力したと同一の波形の信号（水平同期信号
）が出力し、端子■と■には端子０に入力したと同一波
形の信号（垂直同期信号）が出力する。端子■は負極性
に統一した水平同期信号を出力する端子、端子■は同様
に負極性に統一した垂直同期信号が出力する端子である
。
子■には垂直同期信号が入力する。また、端子■には端
子［相］に入力したと同一の波形の信号（水平同期信号
）が出力し、端子■と■には端子０に入力したと同一波
形の信号（垂直同期信号）が出力する。端子■は負極性
に統一した水平同期信号を出力する端子、端子■は同様
に負極性に統一した垂直同期信号が出力する端子である
。
なお、スイッチングトランジスタ５．６は同一の動作点
に設定されるが、スイッチングトランジスタ７はそれと
は異なった動作点に設定され、端子■の出力が零の場合
、つまり垂直同期信号が端子０に入力されなかった場合
、更に換言すれば同期信号として垂直・水平の混合同期
信号を扱いそれを端子［相］に入力する場合にのみオフ
となる。そして、このトランジスタ７がオフしている（
混合同期の入力時）と、出力端子■、■に負極性の同一
の波形が出力される。
に設定されるが、スイッチングトランジスタ７はそれと
は異なった動作点に設定され、端子■の出力が零の場合
、つまり垂直同期信号が端子０に入力されなかった場合
、更に換言すれば同期信号として垂直・水平の混合同期
信号を扱いそれを端子［相］に入力する場合にのみオフ
となる。そして、このトランジスタ７がオフしている（
混合同期の入力時）と、出力端子■、■に負極性の同一
の波形が出力される。
さて、この回路では、例えばトランジスタ５は第２図（
ａ＋に示すように負極性の水平同期信号が端子■から出
力するときは積分回路２の出力が高くなるのでオンして
端子＠に’ＯＪ （’ＬＪ、以下同じ）の信号を送出
し、逆に第２図（ト））に示すように正極性の水平同期
信号が端子■がら出力するときは積分回路２の出力が低
くなるのでオフして「ＩＪ （’ＨＪ、以下同じ）の
信号を端子＠に送出する。これはトランジスタ６につい
ても同様であり、対応する電圧を端子０に送出する。そ
して、混合同期信号が入力しているときは、積分回路４
の出力が低下して上記したようにトランジスタ７がオフ
する。
ａ＋に示すように負極性の水平同期信号が端子■から出
力するときは積分回路２の出力が高くなるのでオンして
端子＠に’ＯＪ （’ＬＪ、以下同じ）の信号を送出
し、逆に第２図（ト））に示すように正極性の水平同期
信号が端子■がら出力するときは積分回路２の出力が低
くなるのでオフして「ＩＪ （’ＨＪ、以下同じ）の
信号を端子＠に送出する。これはトランジスタ６につい
ても同様であり、対応する電圧を端子０に送出する。そ
して、混合同期信号が入力しているときは、積分回路４
の出力が低下して上記したようにトランジスタ７がオフ
する。
第３図Ａ図は混合同期信号がない場合、つまり水平同期
信号と垂直同期信号が分離して端子［相］、■に入力す
る場合（端子■が「０」）のＲＯＭテーブルである。水
平同期信号が正極性のときはトランジスタ５がオフして
端子＠は「１」であるので、水平同期信号の出力端子■
には入力端子［相］の信号を反転した信号、つまり負極
性の水平同期信号が出力する。一方、その水平同期信号
が負極性のときはトランジスタ５がオンし端子＠は’Ｏ
Ｊであるので、水平同期信号の出力端子■には入力端子
［相］の信号の極性の信号、つまり負極性の水平同期信
号が出力する。以上は、垂直同期信号についても同様で
ある。この場合は端子０の論理に応じて処理される。
信号と垂直同期信号が分離して端子［相］、■に入力す
る場合（端子■が「０」）のＲＯＭテーブルである。水
平同期信号が正極性のときはトランジスタ５がオフして
端子＠は「１」であるので、水平同期信号の出力端子■
には入力端子［相］の信号を反転した信号、つまり負極
性の水平同期信号が出力する。一方、その水平同期信号
が負極性のときはトランジスタ５がオンし端子＠は’Ｏ
Ｊであるので、水平同期信号の出力端子■には入力端子
［相］の信号の極性の信号、つまり負極性の水平同期信
号が出力する。以上は、垂直同期信号についても同様で
ある。この場合は端子０の論理に応じて処理される。
第３Ｂ図は同期信号が混合されて端子［相］に入力する
場合（端子０が「１」）のＲＯＭテーブルである。この
混合同期信号が正極性の場合は端子＠が「１」となるの
で、端子［相］に入力する混合同期信号が反転されて負
極性として端子■と■に出力する。一方、負極性の場合
は端子＠が’ＯＪとなるので、端子［相］に入力する混
合同期信号がその極性で端子■と■に出力する。
場合（端子０が「１」）のＲＯＭテーブルである。この
混合同期信号が正極性の場合は端子＠が「１」となるの
で、端子［相］に入力する混合同期信号が反転されて負
極性として端子■と■に出力する。一方、負極性の場合
は端子＠が’ＯＪとなるので、端子［相］に入力する混
合同期信号がその極性で端子■と■に出力する。
以上のように本発明によればＲＯＭにより入力同期信号
の極性を一方の極性に統一して出力できるので、その構
成が簡単となり、部品点数が極めて少なくて済む。また
得るべき極性はＲＯＭのテーブルを書き換えることによ
り容易に変更できる。
の極性を一方の極性に統一して出力できるので、その構
成が簡単となり、部品点数が極めて少なくて済む。また
得るべき極性はＲＯＭのテーブルを書き換えることによ
り容易に変更できる。
第１図は本発明の一実施例の回路図、第２図ｆａｌ、ｆ
ｂｌは積分の説明図、第３Ａ図、第３Ｂ図はＲＯＭテー
ブルの内容を示す図である。 １・・・ＲＯＭ、２〜４・・・積分回路、５〜７・・・
スイッチングトランジスタ。 代理人 弁理士 長 尾 常 明
ｂｌは積分の説明図、第３Ａ図、第３Ｂ図はＲＯＭテー
ブルの内容を示す図である。 １・・・ＲＯＭ、２〜４・・・積分回路、５〜７・・・
スイッチングトランジスタ。 代理人 弁理士 長 尾 常 明
Claims (3)
- （１）、入力する同期信号の極性を判別する手段と、該
判別手段により判別された極性データに基づいて入力同
期信号の極性を反転したデータ又は反転しないデータが
読み出されるＲＯＭと具備することを特徴とする同期信
号処理回路。 - （２）、上記判別手段が水平、垂直用に個別に設けられ
、水平同期信号処理、垂直同期信号処理が個別に行われ
て個別に出力するようにしたことを特徴とする特許請求
の範囲第１項記載の同期信号処理回路。 - （３）、水平、垂直混合同期信号か分離した同期信号か
を判別する別の手段を有し、混合同期信号が判別される
ことにより同一の波形を垂直同期信号、水平同期信号と
して出力するようにしたことを特徴とする特許請求の範
囲第２項記載の同期信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62293211A JPH01135269A (ja) | 1987-11-20 | 1987-11-20 | 同期信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62293211A JPH01135269A (ja) | 1987-11-20 | 1987-11-20 | 同期信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01135269A true JPH01135269A (ja) | 1989-05-26 |
Family
ID=17791861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62293211A Pending JPH01135269A (ja) | 1987-11-20 | 1987-11-20 | 同期信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01135269A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57184372A (en) * | 1981-05-08 | 1982-11-13 | Fujitsu Ltd | Synchronism detecting circuit |
| JPS62143091A (ja) * | 1985-12-17 | 1987-06-26 | 松下電器産業株式会社 | 同期信号極性切換回路 |
-
1987
- 1987-11-20 JP JP62293211A patent/JPH01135269A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57184372A (en) * | 1981-05-08 | 1982-11-13 | Fujitsu Ltd | Synchronism detecting circuit |
| JPS62143091A (ja) * | 1985-12-17 | 1987-06-26 | 松下電器産業株式会社 | 同期信号極性切換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0219015A (ja) | 多機能フリップフロップ型回路 | |
| JPS58129552A (ja) | 演算処理装置 | |
| JPH01135269A (ja) | 同期信号処理回路 | |
| KR890001379A (ko) | 비디오 신호 처리 방법 및 이를 위한 변환기 | |
| KR950006055B1 (ko) | 영상 기억장치 | |
| JPH04123217A (ja) | 外部端子の状態切換回路 | |
| JPH01243783A (ja) | 入力データ同期を備えたデジタルチップ | |
| JPS62232214A (ja) | 雑音除去回路 | |
| JPS62143091A (ja) | 同期信号極性切換回路 | |
| JPH02104016A (ja) | マスタースレーブ形フリツプフロツプ回路 | |
| KR100190011B1 (ko) | 싱크 극성 판별장치 | |
| JPH02206085A (ja) | データ設定回路 | |
| JPH0522085A (ja) | エツジ・トリガド・フリツプフロツプ | |
| JPS63263825A (ja) | ２段スレツシヨルド回路 | |
| JPH02209010A (ja) | タイミングパルス生成回路 | |
| JPH0377406A (ja) | 発振制御回路 | |
| JPS60260257A (ja) | 基準信号伝送回路 | |
| JPH02104190A (ja) | 記憶装置 | |
| JPH06132790A (ja) | エッジ検出回路 | |
| JPH03101308A (ja) | パルス信号切り換え回路 | |
| JPH04207218A (ja) | パルス選択回路 | |
| JPS63257851A (ja) | 画像メモリ用インタ−フエ−ス回路 | |
| JPH02109414A (ja) | 半導体集積回路 | |
| JPS63288573A (ja) | 複合同期信号合成回路 | |
| JPH03276218A (ja) | 電子回路制御装置 |