JPH01137710A - 広帯域増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は増幅素子として電界効果トランジスタ（ＦＥＴ
）を含む広帯域増幅器に関するものである。

〔従来の技術〕

増幅器としては直流増幅器、高周波増幅器など種々のも
のがあり、また、低周波帯から高周波帯までの広い周波
数帯域に増幅特性を有するものとして、広帯域増幅器が
知られている。一方、増幅可能な周波数帯域を継ぎ合わ
せたものとして、複合型増幅器と呼ばれるものが知られ
ている。これは、高域を受け持つ交流増幅器と低域を受
け持つ直流増幅器を並列に設け、その出力信号をＣ，Ｒ
などによって合波したものである。

〔発明が解決しようとする問題点〕

しかしながら、従来のものでは低域を受け持つＦＥＴと
高域を受け持つＦＥＴにおいて、特に工夫がなされてい
ない。このため、十分な利得が特定の周波数帯域で得ら
れなかったり、回路を構成するコンデンサが大容量化し
たりするなどの欠点があった。

そこで本発明は、簡単な回路構成によって、低域から高
域までの広い範囲にわたって、十分な利得を実現するこ
とのできる広帯域増幅器を提供することを目的とする。

〔問題点を解決するための手段〕

本発明に係る広帯域増幅器は、それぞれ増幅素子として
ＦＥＴを含んで構成され、互いに異なる周波数帯域を受
け持つ複数の増幅回路を並列に接続し、ＦＥＴの少なく
ともゲート長を複数の増幅回路の周波数帯域に応じて異
ならしめたことを特徴とする。

〔作用〕

本発明の構成によれば、それぞれの増幅回路の増幅素子
となるＦＥＴのゲート長が、その受け持つ周波数帯域に
応じて最適化されることになる。

〔実施例〕

以下、添付図面を参照して本発明のいくつかの実施例を
説明する。なお、図面の説明において同一要素には同一
符号を付し、重複する説明を省略する。

第１図は本発明の実施例の基本構成を示している。図示
の通り、この広帯域増幅器はｎ個の増幅回路１　１　　
・・・１　を並列接続して構成されａｌ’　　　　ａ２
’　　　　　　ａｎる。入力信号は分波回路２を介して
増幅回路１ａ□。

１　　・・・１　に与えられ、これらの出力は合波回ａ
２°　　ａｎ 路３を介して出力端子に送られる。また、出力端子と入
力端子の間には、図中に点線で示すように帰還回路４が
接続されている。

第２図は増幅回路１　１　　・・・１　の周波数ａｌ’
　　ａ２’　　　ａｎ 帯域を示している。図示の通り、それぞれの周波数帯域
は互いに異なっており、それぞれの増幅回路１　１　　
・・・１　の利得を示す曲線ａ１〜ａｌ’　　　　ａ２
’　　　　　　ａｎａ　は、継ぎ合わされて広帯域の特
性を示すようになっている。

次に、第１図の広帯域増幅器の作用を説明する。

入力信号は低域の信号のみならず、中域あるいは高域の
信号をも含んでおり、これらは分波回路２で周波数ごと
に分けられる。そして、それぞれの帯域を受け持つ増幅
回路１　１　　・・・１　にａｌ’　　　　　ａ２’　
　　　　　　ａｎ送られる。なお、この分波回路２につ
いては、増幅回路１　１　　・・・１　の入力インピー
ダンスａｌ’　　ａ２’　　　ａｎ に対して異なる帯域の入力信号が影響を与えないもので
あれば、省略するもことも可能である。

それぞれの増幅回路１　１　　・・・１　に与えａｔ’
　　ａ２’　　　ａｎ られた各帯域の入力信号は各別に増幅される。ここで、
増幅回路１　１　　・・・１　のそれぞれにａｔ’　　
ａ２’　　　ａｎ 増幅素子として用いられるＦＥＴは、少なくともそのゲ
ート長が異なっている。すなわち、低域を受け持つ増幅
回路１ａ工についてはゲート長が最も長く、高域を受け
持つ増幅回路１　についてはゲｎ −ト長が最も短くなっている。このため、低域において
も大きな利得を容易に実現できるようになっている。ま
た、ＦＥＴの閾値やゲート幅についても、それぞれの受
け持つ周波数帯域に応じて最適化されている。従って、
各帯域において大きな利得を、簡単な構成によって実現
できる。

増幅された各帯域の信号は、合波回路３に送られて合波
される。従って、全体としてみれば第２図に示すような
広帯域の増幅がされることになる。

さらに、第１図の広帯域増幅器には全体的な帰還を行な
う帰還回路４が設けられているので、出力信号の安定化
や更なる広帯域化が図られる。なお、この帰還回路４に
ついては必須のものではなく、省略することも可能であ
る。

次に、第３図を参照して、本発明の第１の実施例を説明
する。

第３図はその回路図である。この広帯域増幅器は、低域
を受け持つ直流増幅回路１，１と、高域を受け持つ交流
増幅回路１，２とを並列接続して構成される。直流増幅
回路１，１は前段の増幅用ＦＥＴ１１とその負荷として
用いられるＦＥＴ１２と、後段の増幅用ＦＥＴ１３と、
そのソース電流（出力電流）をレベルシフトするための
ダイオード１５．１６と、負荷としてのＦＥＴ１４とに
より構成される。ここで、ＦＥＴ１１〜１４はゲート長
が１μｍ程度と比較的に長く、高い利得が得られやすい
ようになっている。また、ショートチャネル効果が起こ
りに＜＜、直流アンプが作りやすくなっている。

これに対し、直流増幅回路１，２は増幅用のＦＥＴ１２
と、ゲートバイアスを設定する抵抗ＲＢと、負荷として
の抵抗Ｒ２と、ドレイン・ゲート間に直列接続されるキ
ャパシタＣ１および抵抗Ｒ１により構成される。ここで
、ＦＥＴ１２のゲート長は０．５μｍ程度と比較的短く
なっている。ゲート長の短いＦＥＴは、ゲート容ｆｆ１
Ｃが小さく高ｓ 周波特性に優れているが、ドレインコンダクタンスｇｄ
がゲート長の長いＦＥＴに比べて大きくなる傾向があり
、Ａ−ｇ　　／ｇｄの値で支配される利得と、増幅を分
担する周波数帯との兼ね合いで最適のゲート長がある。

一方、分波回路２は２個のインダクタと１個のキャパシ
タからなるローパスフィルタ２Ｌと、１個のインダクタ
と２個のキャパシタからなるバイパスフィルタ２Ｈによ
り構成され、合波回路３は上記と同様に構成されるロー
パスフィルタ３Ｌとバイパスフィルタ３Ｈにより構成さ
れる。

上記の第１実施例によれば、入力信号の低域成分はロー
パスフィルタ２Ｌを通過し、直流増幅回路１　ａＬで増
幅される。ここで、ＦＥＴ１１〜１４のゲート長、ゲー
ト幅、閾値などの各種パラメータは、低域動作に適する
ように最適化されているので、良好な増幅出力が得られ
る。そして、この出力はローパスフィルタ３Ｌを介して
出力端子に送られる。これに対し、入力信号の高域成分
はバイパスフィルタ２Ｈを通過し、交流増幅回路１ａ２
で増幅される。ここで、ＦＥＴ２１については交流動作
に適するように、各種のパラメータが最適化されている
。なお、この増幅回路１，２の低域しゃ断層波数はＣ、
Ｒによる時定数で定まるが、■１ 低域成分はこの増幅回路’ａ２では問題とされないので
、キャパシタＣ１の容量を小さくし、従ってその寸法自
体を小さくすることが可能である。この増幅回路１，２
の増幅出力はローパスフィルタ３Ｌを通過し、低域分と
合波されて出力端子に送られる。

次に、第４図を参照して本発明の第２実施例を説明する
。

第４図はその回路図を示す。同図において、増幅回路１
ａ□は低域増幅用であり、第３図のものと異なる点は、
レベルシフトダイオード１５が１個のみ設けられている
ことである。なお、ＦＥＴ１１〜１４のゲート長は１．
２μｍ程度となっているので、ドレインコンダクタンス
ｇｄが大きくなり、大きな利得が容易に得られる。増幅
回路１ａ２は中域増幅用であり、増幅素子としてのＦ、
ＥＴ２２と、ゲートバイアス設定用の抵抗ＲＢ２と、キ
ャパシタＣおよびインダクタＬ２からなる共振負荷によ
り構成される。なお、ＦＥＴ２２のゲート長は０．７μ
ｍ程度となっている。増幅回路１ａ３は高域増幅用であ
り、増幅素子としてのＦＥＴ３２と、インダクタＬ３か
らなる負荷と、ゲートバイアス設定用の抵抗ＲＢ３から
構成される。なお、ＦＥＴ３２のゲート長は０．４μｍ
程度となっているので、ゲート・ソース間容量Ｃは小さ
Ｓ くなり、従って高周波特性が優れている。

一方、分波回路２については、低域通過用のローパスフ
ィルタ２Ｌと、中域通過用のバンドパスフィルタ２Ｂと
、高域通過用のバイパスフィルタ２Ｈで構成され、合波
回路３についても同様にローパスフィルタ３Ｌ、バンド
パスフィルタ３Ｂおよびローパスフィルタ３Ｌにより構
成される。

上記の実施例によれば、ＤＣ〜ＩＧＨ程度の低周波分は
ローパスフィルタ２Ｌを介して増幅回路１ａｌに与えら
れ、増幅されてローパスフィルタ３Ｌに送られる。ＩＧ
Ｈ〜２．５ＧＨ程度のｚ　　　　　　　　　　　　　　
　　　ｚ周波数酸分はバンドパスフィルタ２Ｂを介して
増幅回路１ａ２に与えられ、増幅されてバンドパスフィ
ルタ３Ｂに送られる。そして、２．５０Ｈ〜４ＧＨ程度
の高周波成分はバイパスフィルタ２Ｈを介して増幅回路
１ａ３に与えられ、増幅されてバイパスフィルタ３Ｈに
送られる。従って、各周波数成分はそれぞれの帯域ごと
に最適設計された増幅回路で増幅され、合波回路３で合
波されて１つの出力信号として外部回路に与えられるこ
とになる。

本発明は上記実施例に限定されるものではなく、種々の
変形が可能である。

例えば、具体的な増幅回路は第３図、第４図に示したも
のに限られない。また、実施例ではＦＥＴゲート長の最
適化について説明したが、ゲート幅や閾値の他、各種の
パラメータを最適化させてもよい。さらに、実施例の回
路はＧａ　Ａｓなどを用いて集積化してもよい。

〔発明の効果〕

以上、詳細に説明した通り本発明では、それぞれの増幅
回路の増幅素子となるＦＥＴのゲート長が、その受け持
つ周波数帯域に応じて最適化されることになるので、簡
単な回路構成によって、低域から高域までの広い範囲に
わたって、十分な利得を実現することができる。

【図面の簡単な説明】

第１図は本発明の実施例に係る広帯域増幅器の基本構成
図、第２図はその周波数特性図、第３図および第４図は
第１および第２実施例の回路図である。 １ａ□〜１ａｎ・・・増幅回路、２・・・分波回路、２
Ｌ・・・ローパスフィルタ、２Ｂ・・・バンドパスフィ
ルタ、２Ｈ・・・バイパスフィルタ、３・・・合波回路
、３Ｌ・・・ローパスフィルタ、３Ｂ・・・バンドパス
フィルタ、３Ｈ・・・バイパスフィルタ、４・・・帰還
回路。 特許出願人　　住友電気工業株式会社

Claims (1)

【特許請求の範囲】
1. それぞれ増幅素子としてＦＥＴを含んで構成され、互い
   に異なる周波数帯域を受け持つ複数の増幅回路を並列に
   接続し、前記ＦＥＴの少なくともゲート長を前記複数の
   増幅回路の受け持つ周波数帯域に応じて、低域のものが
   長く高域のものが短くなるよう異ならしめたことを特徴
   とする広帯域増幅器。