JPH01138590A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マトリクス型の液晶表示パネルによるテレビ
等の画像表示装置に関する。

〔従来の技術〕

液晶の電気光学効果を利用して各種の表示装置が考案、
或は実用化されている。これらは、液晶分子の配向特性
、誘電異方性、光学異方性等の組み合せによるもので、
一般的な通称としてＤＳＭ。

ＴＮ、ＧＨ，等の呼び名がある。これら液晶の共通の特
徴として、受光型の表示効果を有する事、比較的高抵抗
である事、表示特性における閾値が各パラメータに対し
て緩慢或は不安定である事、等が揚げられる。ここで受
光型及び高抵抗である点は、液晶が他の表示体に比較し
て優位とされ、表示体として実用化される所以であるが
、逆に、閾値特性が他の表示素子より劣り、液晶の駆動
条件を複雑、難問化させている。更に、直流駆動に対す
る寿命が短い点も、駆動条件を難しくする要因となって
いる。

第１図は、従来の実施例を示す表示パネル周辺の回路図
で、例えば文献Ｓ　ＩＤ７７Ｄ　Ｉ　ＧＥＳＴＰ６４〜
６５等に実施例が見られる。図中、２−１はテレビ映像
信号等の画像信号入力、２−２は同期分離信号、２−３
は同期分離信号よりタイミングクロック等の制御信号を
発生する回路である。

２−４．２−５はマトリクス表示部の縦線或は横線を制
御して各マトリクス画素に表示信号を分配走査する回路
である。２−４は２−１から入力される直列画像信号を
並列変換して各画素に直列接続したトランジスタのドレ
イン側に供給してやるドレイン駆動回路。２−５は、２
−３出力クロツクにより各画素に直列接続したトランジ
スタのゲートをライン毎に順次０ＮＳＯＦＦ制御して、
画像信号を画素に読み込ませるゲート駆動回路である。

各マトリクス部に配置されたトランジスタの出力側ドレ
イン２−６は、液晶表示体の各画素電極に結合されてい
る。文献Ｓ　ＩＤ７８Ｄ　ＩＧＥＳＴ　　Ｐ９６〜９７
に述べれられている如く、従来第１図の回路によるマト
リクス表示にあっては、液晶駆動は直流駆動になるもの
であった。第１図にあっては、液晶マトリクス表示体部
の液晶を挾む電極の内容画素電極に対向した電極は、全
表示面にわたって共通電極から成り、電位はＧＮＤレベ
ルにとられていてＭＯＳトランジスタのサブストレート
及び並列に配置されたキャパシターの共通側電極電位と
一致する。この為、液晶材料には直流寿命を長く保つ目
的で、酸化還元剤をドープする等の処理が必要とされた
。

ここで、第１図の回路における信号の波形と電位の関係
を第２図に示す。３−１は端子２−１に供給される画像
信号であり、３−２はブロック２−４において画像信号
を各マトリクスのデータ線毎にサンプリングする際の同
期信号である。横軸ｔは時間、縦軸Ｖは電圧を表わす。

３−３は画像信号の黒レベル、３−４は白レベルを表わ
し、液晶の閾値電圧と飽和電圧にそれぞれ相当する。電
圧Ｏは第１図のＧＮＤに相当し、基板及び共通電極電位
である。

更に本発明に関連する別の従来回路例を第３図に揚げる
。具体的にはＳ　ＩＤ７８Ｄ　ＩＧＥＳＴＰ９４〜９５
等に実施例が見られる。第３図中、４−１は第１図２−
１に対応し、画像信号人力である。４−２はローパスフ
ィルター、４−３は増幅器、４−４はＡ／Ｄ変換器、４
−５はデータエンコーダ、４−８は直列並列変換シフト
レジスタである。画像信号人力４−１はローパスフィル
ター、増幅器を経て該当表示パネルの表示性能に対応し
た帯域の画像信号に変換された後、Ａ／Ｄ変換器によっ
てディジタルコード変換される。４−８は被変換画像デ
ィジタル画像データをマトリクスの各データ線に並列出
力する。並列出力データは各データ線毎に設けられたＤ
／Ａ変換器に入力されてアナログ画像信号に復帰される
。この際、Ｄ／Ａ変換器出力信号の利得は、利得制御回
路４−９によって制御され、液晶の（電圧−コントラス
ト）相関特性と画像信号のコントラストが一致する如く
調整される。更にＤ／Ａ出力はバッファ増幅器４−１２
に入力される。４−１２はオフセラＩ・バイアスレベル
調整回路４−１０により画像信号の基準レベルが液晶の
閾値付近に対応する如く調整して画像信号がデータ線に
出力する。４−６は同期分離回路、４−７はタイミング
信号発生回路、４−１３はマトリクス表示部のクロック
線を制御する回路で、２−５に対応する。４−１６は表
示マトリクス部であり、構成は第１図中２−７に等しい
故、図を省略しである。第３図に示す回路例にあっても
第１−図と同様に、液晶駆動は直流で行なわれている。

又、第３図では、マトリクス表示部のデータ線に供給さ
れる画像信号に対し利得制御回路４−９とオフセットバ
イアスレベル制御回路４−１０とがあって、信号レベル
を液晶表示体の特性に適合させる事を可能にしている。

〔従来技術の問題点〕 上述のような従来の回路にあっては、各データ線毎に利
得調整するＤ／Ａ変換器とオフセット調整するバッファ
増幅器とを設けて、それぞれを同一の制御信号線によっ
て調整するものである。従って、第３図からも明らかな
如く、データ線数に等しい数のＤ／Ａ変換器とバッファ
ー増幅器を必要とし、データ線駆動回路が極めて複雑と
なる。

更に、各Ｄ／Ａ、或はバッファーを構成する増幅器は、
利得その他の増幅特性が一致していなければならない。

無調整状態で各増幅器の特性が一致する事は素子製造上
不可能に近く、従って予め、増幅器毎に調整をしなけれ
ばならない。

〔発明の目的〕

本発明は、係る従来の欠点を改良して、液晶の表示性能
を十分に活かした画像表示装置を提供するものである。

本発明によれば、文献Ｄｉｓｐｌａｙ　　ｃｏｎｆ、１
９７６　　Ｐ５１のいわゆるダイナミック駆動方式に比
較してマトリクス走査線数を大幅に増しても、液晶の表
示コントラスト性能を少しも損なわず、又、表示駆動に
要する印加電圧も高くなる事はない。更に、画面のちら
つき（いわゆるフリッカ）が発生することもない。

又、本発明は液晶を交流駆動するものであるから、液晶
の寿命を長く保つ事が可能であり、酸化還元剤等の添加
物を混入する必要もなくなる。本発明を実施する回路に
あっては、第３図に比較し大幅に簡略化され、且つコン
トラスト、明るさ等の調整についても極めて容易に行な
えるもので、実用性が高く、第２図の如きバラツキの要
因を持たない。

〔実　施　例〕

第４図は、本発明になる液晶画像表示装置を用いてテレ
ビジョン受像機を構成した場合の全体図を示すブロック
図である。図中、５−１はアンテナより入力される受信
電波より所定のチャンネルの周波数を選択するチューナ
一部である。５−２は中間周波増幅器から映像検波に至
る回路、５−４は音声中間周波、検波、出力等の回路、
５−５は映像信号より水平、垂直等の各同期信号を分離
する回路である。５−３は本発明に係る映像増幅回路ブ
ロックで、後段のマトリクス表示部データ信号ラッチ回
路５−８に、液晶表示画像信号を出力する。５−９はデ
ータ線駆動回路である。５−６．５−７は、同期信号分
離回路５−５の出力を受けてそれぞれ５−８にデータラ
ッチ信号を、５−１０にマトリクス表示部クロック線（
横線）駆動用のタイミング信号を供給する。５−１１は
電源で、共通電極５−１３（−点鎖線）に対しては後述
の共通電極電圧を供給する。５−１２はマトリクス型の
液晶表示パネルを表わし、その詳細は第５図の如くなる
。６−１はゲート駆動回路、６−２はドレイン駆動回路
で、マトリクス表示部の各画素６−３毎に画素電極に画
像信号を選択的に供給するトランジスタが供給されてい
る。各トランジスタの出力が結合する画素の電極はすべ
て、液晶を挾む１対の平板の内の片方の平板にあり、各
電極は、当該電極が配置されている平板上では一応電気
的に分離独立している。液晶を挾む平板の内、上記平板
に対向する平板上には、表示部全体にわたって単一の共
通電極が設けられている。

ここで各トランジスタの基板電位と各画素毎に設けられ
ているキャパシタの片側電極電位は共通してＧＮＤ電位
に一致しているか、液晶表示部共通電極電位６−４はＧ
ＮＤ電位でない。　第４図の如く、トランジスタ及びキ
ャパシタを各画素毎に構成した一例について、その部分
図を第６図、第７図に示す。

第６図は、液晶を挾む１対の平板の白画素毎に分離され
マトリクス配列した電極がある側の平板の断面図である
。図中、７−１はシリコン基板である。７−２は、７−
１とは反対導電型の拡散層であり、７−３は７−１と同
じ導電型の拡散層であり、ストッパー及びキャパシタの
電極として働く。又、７−４はゲート酸化膜であり、そ
の膜厚は４００〜２０００　程度である。７−５はポリ
シリコンであり、７−５（ａ）はＭＯＳ）ランジスタの
ゲート電極、７−５　（ｂ）はキャパシタの電極である
。７−６はフィールド酸化膜、７−７は絶縁膜、７−８
はアルミニウム電極である。第６図にあっては、各画素
をスイッチングするトランジスタは、シリコンゲートＭ
ＯＳトランジスタにて構成されており、又、液晶の各画
素と並列に配置したキャパシタの電極は、シリコン基板
自体とポリシリコン７−５　（ｂ）となる。この場合、
シリコン基板はＧＮＤ電位に保持され、第６図に示す如
く、キャパシタの片側電極とトランジスタの基板電位は
一致してＧＮＤレベルとなる。

第７図は、マトリクス状に配置された駆動回路の平面図
を示すもので、図中のＡ−Ａ’断面図が第６図に相当す
る。図中、８−２から８−８までそれぞれ７−２から７
−８に対応する。又、第７図には、第６図中のドレイン
電極７−８　（ｂ）は図が複雑にならない様省略しであ
る。第７図において画素は、二点鎖線で示す領域である
。従って液晶に電圧を印加するいわゆる画素電極は、ト
ランジスタ或いは縦横に走る信号線８−５（ａ）、８−
８（ａ）等と絶縁された形で、第７図のパターンの上側
にほぼ二点鎖線の如く配置される事になる。先述した通
り７−１はモノリシックなシリコン結晶基板であるが、
第５図の回路を構成する方法は、他にも色々あり、例え
ば、薄膜技術もその一つとして挙げられる。第５図にお
いて各トランジスタはＭＯＳＦＥＴで構成されているが
、他のスイッチング素子であっても構わない。

次に、本発明になる信号の波形の例を第８図に示す。図
中、９−１及び９−２は、共に画像信号である。９−６
に示す一点鎖線は、液晶マトリクス表示体部共通電極側
電位を示し、液晶の各マトリクス画像電極に印加される
画像信号の電圧極性は、成る周期で反転を繰り返す。例
えば、テレビ放送用画像信号であっては、一画面の映像
信号を１フレームとし、更に１フレームを二つのフィー
ルドに分離して、各１フイールド毎に画面の飛び越し走
査を行なっている。ここで第８図において、例えば９−
１は、第１及び第２フイールドを含めた１フレームの画
像信号の内の１水平走査線に相当するものとする。そし
て９−２は、前記１フレ一ム分の信号に続く次の１フレ
一ム分の画像信号の内の同じ表示部分に対応する画像信
号である。

９−３は画像サンプリング同期信号であり、９−４に示
す期間がマトリクス表示パネルを横方向に表示画素１本
分を表示する期間にＩｆｆ当する。９−５はテレビ画像
信号の水平帰線期間に相当する。

第８図縦軸において、０電位、即ち９−１１−を、例え
ば表示体基板７−１の電位とし、９−１０を９−１１に
対応する表示体部回路電圧とする。この場合、第５図の
各画素毎に配置されるスイッチ用トランジスタは、例え
ばＰチャンネル型のエンハンスメントＭＯ５ＦＥＴで構
成できる。９−１０を基板７−１の電位にとる場合は、
前記スイッチ用トランジスタをＮ型のＭＯＳで構成すれ
ばよい。

画像信号９−１の振幅は、波線９−７から波線９−８の
間にある。９−７は画像信号の黒、９−８は白に対応す
る。信号の直線性については、液晶の印加電圧と表示コ
ントラストの相関特性によって補正された増幅器を介在
させる事により、原画像信号の直線性が液晶によって歪
められない様にすればよい。画像信号９−１と９−２を
交互に各液晶表示画素電極に印加する目的は、液晶を交
流駆動する事によって表示体寿命を長くする事にある。

交流信号に変換して液晶を駆動する際、液晶の交番電圧
駆動に伴う表示画１象のちらつきが生ずる。これは印加
電圧極性の反転に応じて液晶分子の電気的双極子の向く
方向も変化するからである。ちらつきを減する、或は実
効的に無視てきる様にする方法として、以下の方法が考
えられる。

即ち、眼が応答するよりも速い周期で、位相を反転させ
ればよい。

（１）フレーム周期で位相を反転し、該フレーム周期を
略３０Ｈｚ或はそれ以上にする。

（２）１フレームの期間内で画素単位若しくは走査線単
位で位相を反転し、実効的反転周期を高くする。

更に、上記の応用により様々な方法が考えられる。テレ
ビ画像をマトリクス表示する場合には、マトリクス構成
する画像数を、テレビ映像信号の実効的画素数（或は分
解能）より少ない数で実現しようとする場合がある。こ
の時、例えばテレビ映像信号の１フイールド（１／２フ
レーム）分のマトリクスで液晶画像を構成すれば、第１
フイールドと第２フィールド分の信号をそれぞれ位相反
転し、同一画素に２フイ一ルド分の信号を６０Ｈ２の周
波数で表示する事が可能となる。画質としての分解能は
減するが、原画信号の差に伴うちらつきは液晶自体の応
答性能によって打消され、第１フイールドと第２フイー
ルドの平均的な画像が表示される。更に（２）の方式で
あって、画素単位で極性の方向を切り換え、１フレーム
内の画像表示信号が正極性と負極性の両方の信号となる
様に選択し、各画素の交流周期を１フレ一ム単位とすれ
ば、増幅器の直線性、或は各画素に設けられたトランジ
スタのスイッチング特性の直線性が、動作電圧幅（９−
１１から９−１０の範囲）において十分に得られない場
合でも、表示効果の点から見た非直線性が実効的に無視
できる事になる。

共通電極電位は、波形９−１と波形９−２に対して９−
６（ａ）と９−６　（ｂ）の如く変えて設定する。即ち
、液晶を駆動する信号の極性反転周期で共通電極電位を
９−６（ａ）と９−６　（ｂ）の間で交番させる。

上記の本実施例の効果について以下に詳述する。

第９図（ａ）に示す如く、従来の駆動方法は、固定の共
通電極電位ＶＣＩに対し、映像信号Ｖｄｓをフィールド
毎に極性反転していた為、映像信号用の電源電位として
Ｖｄ、のレベルを必要とし、かつトランジスタのゲート
電位としてＶ。１のレベルを必要としていた。

これに対し、本実施例にあっては、第９図（ｂ）に示す
如く共通電極電位をフィールド毎にｖＧ２間で２レベル
の電位でふらせることとしたから、映像信号ｖ４．をフ
ィールド毎に極性反転したとしても、映像信号用の電源
電位は上記Ｖ　６１より半減されたＶｄ２のレベルでよ
く、さらに、トランジスタのゲート電位は上記ｖＧ１よ
り半減されたｖＧ２でよい。

又、一般にトランジスタは、第９図（Ｃ）に示す如く、
寄生容量Ｃ，、Ｃ２を有する。このような容量結合によ
って以下の様なオフセット電圧ΔＶが液晶電極に発生す
る。

ΔＶ＝Ｖｃ　−Ｃ＋　／　（Ｃ＋　＋Ｃ＋、）ＣＬは液
晶の容量である。

この電圧ΔＶは、常に一方向であるから、液晶に印加さ
れる信号は、フィールド毎に見かけ土葬対称となる。こ
の非対称性により、いわゆるフリッカ（ちらつき）が発
生する。オフセット電圧ΔＶは上式よりゲート電圧Ｖ。

に依存する為、ｖＧが低ければ低い程、フリッカはめだ
たなくなる。

このような問題に対し、本発明にあっては、上述した如
く、従来に比ベゲート電圧を大幅に低減できる為、この
フリッカをめだたなくさせる効果を得ることができる。

以上の如く電位設定及び画像信号の反転をすれば、液晶
表示体部駆動回路の動作電圧、若しくは電源電圧を液晶
駆動に必要な電圧Ｖｓ＋α程度にして交流駆動を可能と
するものである。ここでαの要素としては、第５図駆動
回路トランジスタのスレッショルド電圧とトランジスタ
０８時のチャンネル抵抗値がある。サンプリング周期内
で確実に画１象に対応する信号を書き込む為に、ドレイ
ンの信号レベルに対しゲート電圧レベルをスレッショル
ド電圧以上にとる必要がある。ゲート電位９−１０に対
してドレイン電位が９−８（ａ）の時と９−８　（ｂ）
の時では、画像信号書き込みの応答速度に差が生ずる。

この為本発明では、９−６（ａ−）又は９−８　（ｂ）
に対し９−１０の電位をトランジスタのスレッショルド
電位の２倍以上に設定する事を提案する。特に、テレビ
映像信号を本発明に係る液晶表示装置に出力する時、１
水平走査信号時間は６３．５μｓｅｃであり、この内部
線時間は１０μｓｅｃ程度である。従って、各画素への
書き込み時間は１０μｓｅｃの帰線期間内に取り、約数
μｓｅｃ程度に限定される。従来、例えば公開特許公報
５５０−１Ｏ９９３Ｆｉ、１．０に示される如く、２−
４のドレイン駆動回路を並列に２回路設け、一方の回路
にデータをサンプリングしている期間中に、他方の回路
の既にサンプリングされているデータを画素に書き込ま
せる方法があった。この場合、書き込み時間は６３．５
μｓｅｃである。

本発明にあっては、データサンプリングドレイン駆動回
路６−２は各出力に対して一つのサンプリング回路で済
ませる事により、回路を簡略化するものである。この為
に前述した如くゲート印加信号電圧を大きくしてやり、
人力画像信号レベルの違いによって書き込みの際に誤差
が生じない事、及び帰線期間内で画素データを正しく書
き換えられる様にしてやるものである。トランジスタが
Ｐチャンネル型ＭＯ８の場合、ゲート印加信号電位若し
くは回路電位を、ドレイン信号の最低レベルより更に少
なくともトランジスタスレッショルド電圧の２倍以上低
くなる如く設定する。ＮチャネルＭＯ３の場合は、逆に
電位を高く設定する。

第１０図は、上記説明を実現する回路の一実施例である
。１０−２．１０−３．１０−４は画像信号増幅器、１
０−５．１０−７．１０−８は第５図中ブロック６−２
に相当する。１０−６は切換スイッチ回路であり、１０
−６出力が、第５図６−８の画像信号人力となる。

以下、動作を説明する。１０−１は原画像信号入力、１
０−２は浮設増幅器で、１０−９に増幅率調整端子があ
る。１０−３．１０−４は差動増幅器である。］０−３
の正極性入力端子と１０−４の負極性入力端子に、同一
の信号即ち、１〇−２出力を結合する。１０−３負極性
入力端子と１０−４正極性入力端子とは結合させて、１
０−１０に端子がでている。１０−３及び１０−４は、
増幅器としてほぼ同一の特性が得られる様に、予め設定
されている。１０−１０端子は、液晶による表示画像の
明度を調整する為の端子で、可変直流電圧が印加されて
いる。例えば１０−３．１、〇−４の各出力信号は、第
８図９−１及び９−２にそれぞれ対応する。この時、１
０−９は９−８と９−７との差分、即ち振幅、換言すれ
ば表面画像のコントラストを調整する。１０−１０は９
−７と９−６との差分を調整する。１０−３　（１０−
４）の利得は適宜設定すればよい。１０−６はスイッチ
回路であり、前述の如く液晶に交流駆動信号を供給する
際に、１０−３及び１０−４の各出力信号を切り換え、
選択的に出力してやる回路である。スイッチ素子として
は、バイポーラ或はＭＯＳ等のトランジスタその他各種
の方式が考えられるが、第５図の如く表示基板に半導体
を用い該半導体基板内部にブロック２−４を収める場合
には、１０−６も同様の構造で作る事が望ましく、いわ
ゆるトランスミッションゲート等の構成が挙げられる。

段階の回路１０−７も同様である。１０−５は各スイッ
チ素子１０−７を制御する信号を順次、例えば左から右
に発生する回路で、シフトレジスタで構成される。１０
−８はスイッチによりサンプリングされた画像サンプリ
ング信号を記憶保持し、各画素電極に分配する為の回路
である。１０−８以降は、駆動部を含めた液晶マトリク
ス表示体部、即ち第４図に相当する。

第１１図は、更に別の実施例である。第１１図は、第１
０図中１０−２．１０−３．１０−４の増幅器の構成を
変えたものである。１１−１と１１−２は振幅がほぼ一
致し、極性の相反する画像信号である。図中、上側の増
幅回路（トランジスタ１１−３．１ｌ−５）と下側の増
幅回路（トランジスタ１１−１３．１ｌ−１４）とは、
回路の構成及び増幅特性が一致する如く設計されている
。

１１−４．１１−８は増幅系の利得制御使用可変抵抗で
あって、液晶表示画像のコントラスト調整をする。１１
−４．１１−８は波線に示す１１−１０によって連動し
、外部から手動で調整できる。

１１−７．１１−９は出力電位レベルを制御する、即ち
液晶画像表示の明度を変える可変抵抗であり、波線１１
−１１によって連動し、外部から手動で調整できる。但
し、１１−７と１１−９とは電位レベルが反対方向に動
作し、各々の出力は第９図９−１と９−２の如くレベル
９−６を中心に対称性が維持される。１１−１２は第１
０図１０−６に相当する画像信号極性切換スイッチ回路
である。

本発明は、実施例として挙げた回路以外の構成によって
も実現可能である。更に、コントラスト、明度の調整は
、上記の如く手動で制御する事も、又、液晶の表示度合
を基準パターン表示信号レベルに対応させて自動的に光
検出し、利得或はバイアスレベルを自動制御する事も当
然可能となる。

本発明の詳細な説明では、第５図の如くシリコン基板を
液晶を挾む一方の平板に利用し、且つ、シリコン基板内
にトランジスタを構成しであるか、他に例えば、多結晶
祠料による薄膜技術等によって、ガラス基板上に各素子
を構成する、或はその他の方法によって実現可能である
。第４図において、各画素をスイッチングする為に設け
たトランジスタは１個のＭＯ８型トランジスタであるが
、素子の直線性、或は応答速度、動作電圧等を改良する
為に、Ｐ型及びＮ型の２種類のＭＯＳＦＥＴを相補型に
結合してスイッチングを行なう事もできる。勿論、ＭＯ
８ＦＥＴ以外の素子で構成する事も可能である。

第４図において、液晶各画素と並列にキャパシターを配
置しであるが、この場合、先に述べた如くキャパシター
の側電極は液晶画素電極を完全に並列に結合されるもの
ではなく、共通電極側電位をそれぞれ別々に設定しであ
る。これは、第５図の構造をとる事によってキャパシタ
ーの共通側電極を基板で代用できるからである。この際
、液晶画素に印加される画像信号に応じてキャパシター
に加わるバイアス電位の極性並びに大きさは、液晶画素
電極のバイアス電位と異なるが、表示に係る実効的な電
気特性としては、第１図に示した場合と同じ効果を有す
るものである。

本発明に係る表示装置に使用する液晶については、ＴＮ
型液晶を説明したたけであるか、最初に述べたＤＳＭ、
ＧＨ，その他の液晶についても基本的に動作性能が変わ
るものではない。

〔発明の効果〕

上述の如く本発明は、一対の基板間に液晶が封入され、
該基板の一方の基板上には共通透明電極が形成され、該
基板の他方の基板上にはマトリクス状に配列された複数
の画素電極が形成され、該画素電極にはスイ・）チング
素子が接続されてなる液晶表示装置において、画像表示
信号のフィールド周期と同期して該画素表示信号の極性
を反転し、該極性反転された画像表示信号を該画素電極
に供給する画像表示信号発生手段と、該フィールド周期
と同期して反転する２レベルの電圧を発生し、該反転す
る２レベル電圧を共通電極信号として該共通電極に供給
する共通信号発生手段とよりなり、該フィールド周期は
該画像信号のフレーム周期の１／２以下の周期であるよ
うにしたから、液晶の表示駆動に要する電圧を従来の半
分以下としたとしても液晶の表示品質を損なうこともな
く良好な表示を得ることができる。又、画像信号及び共
通信号の反転タイミングをフレーム周期の１／２以下の
周期を有するフィールド周期で行なうようにしたため、
反転による画像のずれや、交番駆動に伴う画面のちらつ
きも生ずることもなく、長期に安定した画像を得ること
ができる効果を有する。

【図面の簡単な説明】

第１図は、従来の表示回路例。 第２図は、従来の信号例。 第３図は、別の従来の表示回路例。 第４図は、本発明の一実施例を示すブロック図。 第５図は、本発明になる表示回路図の例。 第６図は、表示装置の部分断面図の例。 第７図は、第６図の平面図。 第８図は、本発明の実施例における信号波形図。 第９図（ａ）〜（ｃ）は、従来の本発明の信号波形比較
図及び模式回路図。 第１０図及び第１１図は、本発明の実施回路例。 ５−１２・・・・・マトリクス表示部 ７−１・・・・・・シリコン基板 ８−８（ａ）　　・・・マトリクス表示駆動用データ線 ８−５（ａ）　　・・・マトリクス表示駆動用クロック
線 ８−５　（ｂ）　　・・・キャパシター電極３−１．９
−１．９−２ ・・・画像信号 １０−２・・・・・画像信号増幅器 １０−３．１０４・差動増幅器 以上 出願人　セイコーエプソン株式会社 代理人　弁理士　上　柳　雅　誉（他１名）Ｌ　　　−
一一一一一″″＝−五ｉ−“第１図 ゾ 第６図 （α） 第９図 第１０図

Claims (1)

【特許請求の範囲】
1. 一対の基板間に液晶が封入され、該基板の一方の基板上
   には共通透明電極が形成され、該基板の他方の基板上に
   はマトリクス状に配列された複数の画素電極が形成され
   、該画素電極にはスイッチング素子が接続されてなる液
   晶表示装置において、画像素子信号のフィールド周期と
   同期して該画素表示信号の極性を反転し、該極性反転さ
   れた画像表示信号を該画素電極に供給する画像表示信号
   発生手段と、該フィールド周期と同期して反転する２レ
   ベルの電圧を発生し、該反転する２レベル電圧を共通電
   極信号として該共通電極に供給する共通信号発生手段と
   よりなり、該フィールド周期は該画像信号のフレーム周
   期の１／２以下の周期であることを特徴とする液晶表示
   装置。