JPH0114050Y2 - - Google Patents

Info

Publication number
JPH0114050Y2
JPH0114050Y2 JP4401479U JP4401479U JPH0114050Y2 JP H0114050 Y2 JPH0114050 Y2 JP H0114050Y2 JP 4401479 U JP4401479 U JP 4401479U JP 4401479 U JP4401479 U JP 4401479U JP H0114050 Y2 JPH0114050 Y2 JP H0114050Y2
Authority
JP
Japan
Prior art keywords
circuit board
reference value
optical display
pellet
display element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4401479U
Other languages
English (en)
Other versions
JPS55144373U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP4401479U priority Critical patent/JPH0114050Y2/ja
Publication of JPS55144373U publication Critical patent/JPS55144373U/ja
Application granted granted Critical
Publication of JPH0114050Y2 publication Critical patent/JPH0114050Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【考案の詳細な説明】 〔考案の技術分野〕 この考案は表示装置組立てに好適な光表示素子
用回路基板に関する。
〔考案の技術的背景〕
ここで従来の光表示素子用回路基板について説
明する。第1図はこの考案の回路基板の一実施例
を示すものであるが、この図を利用して説明する
と、従来の回路基板は例えば〓字配列に複数個の
発光素子を取付けることができるように回路配線
パターンが形成されると共に、基準マークとし
て、アライメントマーク21,22,23を有す
るにとどまつている。このアライメントマーク2
1,22,23は、この基板1内の任意の場所に
中心線と平行又は垂直に前記回路配線パターンと
同時にパターニングされているドツト状の銅点で
ある。
ところで、光表示装置は、このような回路基板
に〓字配列された複数個の発光素子からの個々の
光を有効に表示面へ現出させるために各発光素子
に対向するすり鉢状に開孔された〓字形ゼグメン
ト配列をもつた反射板を備えている。この反射板
は普通樹脂製板体で構成され、前記回路基板に重
ね合わせられるようになつている。この回路基板
には、前記反射板の両端部下面に取付けられた取
付けピンを嵌め込み固定するために、第1図の3
1および32の位置にドリルにより開孔が設けら
れる。
そして、前記アイライメントマーク21,2
2,23の位置を光学的に検知し、この位置を基
準として、前記31,32の位置を定めて、ここ
にドリルにより開孔を形成したり、前記マーク2
1,22,23を基準にして、回路基板のペレツ
トマウント装置への装着時の傾きやずれをマイコ
ンにより算出させて、回路基板の配線パターンへ
の発光素子のマウント位置を定めている。
〔背景技術の問題点〕
この種の光表示装置においては、反射板のセグ
メント開孔の大きさは、その底部において、発光
素子のサイズと近い大きさに形成されているのが
普通であり、反射板が回路基板に正確に密着して
重ね合わせ固定されるためには、前記回路基板へ
のドリル開孔の形成位置精度や、発光素子の配線
パターン上への取付け位置精度が高くなければな
らない。しかしながら、前記従来の技術では、ア
ライメントマーク21,22,23が小さなドツ
ト状の銅点であるために、装置製造作業工程中に
摩耗して鮮明さを失い、基準マークとしての役割
を失い易い。そのために、前記ドリル開孔や発光
素子のマウントの位置を精度良く定めることがで
きず、表示装置の歩留りを低下させる原因となつ
ている。
また、前記アライメントマーク21,22,2
3を基準とした光学的検知により、ドリル開孔や
発光素子のマウントの自動化を図つているもの
の、このマーク21,22,23の鮮明さの欠損
により、自動化が阻害されたり、あるいは誤動作
して不良品を多量に作り出すおそれがある。
そして、このようなことから、事前に、ドリル
開孔位置精度や発光素子のマウント位置精度を目
視により数量的に簡単に得て、組立装置のドリル
の移動量や発光素子マウント移動量を補正できる
ようにしたいところであるが、前記マーク21,
22,23ではこのような要望を満足することが
できない。更に、回路基板へのドリル開孔後及び
発光素子マウント後、その位置が正しく得られて
いるか目視により簡単に判別できないなどの多く
の問題点がある。
〔考案の目的〕
本考案は、前記従来の種々の問題点を解決した
光表示素子用回路基板を提供するものである。
〔考案の概要〕
本考案の光表示素子用回路基板は、回路基板
と、この基板の開孔予定域周辺に設けられ第1基
準値を示す内径及び第2基準値を示す外径を有す
る円環状の偏心確認マークと、前記基板上に形成
された複数対の電極パツド群と、これら各対の電
極パツドのうち光表示素子ペレツトが取付けられ
る各電極パツドの一辺にペレツト取付け位置を定
めるために所定の間隔をもつて対状に形成された
切欠きとを備え、前記開孔予定域に形成される開
孔の位置精度を前記偏心確認マークの内外径基準
値から数量的に確認できるようにしたことを特徴
とするものである。
〔考案の実施例〕
以下図面を参照してこの考案の1実施例につい
て説明する。第1図に示すように、回路基板1上
にドリル開孔に対する偏心確認マークが開孔予定
域である31,32の位置に設けられ、この位置
は基板1に取着される反射板(図示せず)の取付
けピンが嵌めこまれる開孔の位置である。このマ
ークの形状は第2図に示すように、第1基準値を
示す内径(OF)をもつ内周311,321およ
び第2基準値を示す外径(OG)をもつ外周31
2,322からなる円環状である。例えばNC孔
41または42のドリル径(OE)を4とし、偏
心確認マーク31または32の内径(OF)を第
1基準値である4.2としておくと、もしもこの内
径に接しないで孔が開孔されたときにはこの孔の
ずれ精度は0.1以下であることを容易に目視によ
り判別できる。また偏心確認マークの第2基準値
である外径(OG)を5としておくと、このマー
クのパターン幅は0.4であり、孔が偏心確認マー
ク内径にくいこんで孔あけされた場合もくいこん
だ部分のパターン幅を目測することによつて、ず
れ精度が0.1〜0.4の範囲内でどの程度ずれたかが
目視により数量的に簡単に判別される。従つてこ
のような事前の目視値判別結果に応じて組立装置
のドリル移動量を修正することによつて以後のド
リル開孔を精確に形成することができる。一方、
光表示素子ペレツト取付けの基準を示す電極パツ
ド5,6については、第3図に拡大して示すよう
に、1対の電極パツドの内、アノード電極パツド
5に対向しているカソード電極パツド6の一辺に
そい、所定間隔をもつた1対の切欠き71,72
が設けられている。このときは図に点線で示すよ
うに11の電極パツド想定辺内に光表示素子ペレ
ツト10が取付けられることになる。たとえば切
欠きの深さ0.5mm程度、切欠きと切欠きの間隔を
5mm程度、切欠きの角度を60゜〜90゜程度に形成す
る。このときは切欠きが対状に形成されているの
で、これに合わせてペレツトを配設すれば、基板
上に所定通り位置ずれを起こすことなくきわめて
容易に取着させることが出来る。
さらに第4図A,Bに示すように、L字形の増
設基準点81,82や円形の増設基準点9を設け
ている。これら増設基準点はそれぞれ形状を異に
し、それぞれの形状が発光色の異なるペレツトに
対応させて形成しているので、黄色、赤色などの
複数の発光色のペレツトを配設するときは、この
増設基準点の形状に対応させて誤りなく、かつき
わめて容易に各ペレツトを所定通り取着させるこ
とができる。
また仮にペレツトの配設位置がずれていた場合
は、前記切欠きによりペレツト位置について不良
であることが簡単に目視により判別できるので、
このような不良品を次の組立工程に送ることを防
止できる。
なお前記実施例においては、偏心確認マークは
回路パターン形成時にパターニングして、位置精
度を最大限に高くしてある。また電極パツドにつ
いては、この考案の要旨に従つて変形構造のもの
が設けられるこというまでもない。
〔考案の効果〕
このようにこの考案の回路基板では、第1基準
値を示す内径及び第2基準値を示す外径を有する
偏心確認マークを形成してあるために、ドリル開
孔位置が事前の検査時にどの程度ずれているか数
量的に簡単に目視確認でき、ドリル移動量の補正
が可能である。従つて、それ以後のドリル開孔位
置精度を保つて回路基板を作製できる。また、開
孔形成後にあつても、反射板取付け用の開孔のず
れの度合を数量的に目視確認できるので不具合の
ものを簡単かつ精確に除去し、反射板の回路基板
への取付けが精度よく所定通りに出来る。さらに
光表示素子ペレツトの回路パターンへの取付けが
所定通り容易適確に出来るなど、作業が確実にで
きるものであつて、この回路基板を用いて光表示
装置として構成よくきわめて良好な特性を備えた
ものが作業性よく得られるものである。
なお発光色の異なる光表示素子ペレツトをそれ
ぞれ所定の位置へまちがいなくマウント出来ると
いう利点をも有するものである。
【図面の簡単な説明】
第1図はこの考案の回路基板の平面図、第2図
は環状偏心確認マークの平面図、第3図,第4図
A,Bは切欠きの設けられた電極パツドの平面図
である。 1……回路基板、31,32……環状偏心確認
マーク、5,6……電極パツド、71,72……
電極パツドに形成された切欠き、81,82,9
……増設基準点。

Claims (1)

    【実用新案登録請求の範囲】
  1. 回路基板と、この基板の開孔予定域周辺に設け
    られ第1基準値を示す内径及び第2基準値を示す
    外径を有する円環状の偏心確認マークと、前記基
    板上に形成された複数対の電極パツド群と、これ
    ら各対の電極パツドのうち光表示素子ペレツトが
    取付けられる各電極パツドの一辺にペレツト取付
    け位置を定めるために所定の間隔をもつて対状に
    形成された切欠きとを備え、前記開孔予定域に形
    成される開孔の位置精度を前記偏心確認マークの
    内外径基準値から数量的に確認できるようにした
    ことを特徴とする光表示素子用回路基板。
JP4401479U 1979-04-05 1979-04-05 Expired JPH0114050Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4401479U JPH0114050Y2 (ja) 1979-04-05 1979-04-05

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4401479U JPH0114050Y2 (ja) 1979-04-05 1979-04-05

Publications (2)

Publication Number Publication Date
JPS55144373U JPS55144373U (ja) 1980-10-16
JPH0114050Y2 true JPH0114050Y2 (ja) 1989-04-25

Family

ID=28919528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4401479U Expired JPH0114050Y2 (ja) 1979-04-05 1979-04-05

Country Status (1)

Country Link
JP (1) JPH0114050Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4039498B2 (ja) * 1997-12-26 2008-01-30 章 岡田 インタ−フェイス装置

Also Published As

Publication number Publication date
JPS55144373U (ja) 1980-10-16

Similar Documents

Publication Publication Date Title
US7005754B2 (en) Method of ball grid array (BGA) alignment, method of testing, alignment apparatus and semiconductor device assembly
US4776088A (en) Placement accuracy gauge for electrical components and method of using same
JPH0114050Y2 (ja)
US4208783A (en) Method for determining the offset between conductor paths and contact holes in a conductor plate
US5628636A (en) Connector for a substrate with an electronic circuit
JP3857404B2 (ja) プリント配線基板
JP3012622B1 (ja) プリント配線板の製造方法
JP2833174B2 (ja) 半導体素子及びその実装方法
JP2926922B2 (ja) 印刷配線板
JPS587654Y2 (ja) 印刷配線板
JPS5852695Y2 (ja) プリント配線板
JPH08330685A (ja) 回路基板
JPH0360943A (ja) ロケートピンによるワーク位置決め方法
JPH0294691A (ja) 印刷配線基板
JPH02115824A (ja) 液晶表示装置
JPS6112699Y2 (ja)
JPS6292342A (ja) 表面実装用半導体パツケ−ジ
JPH0623014Y2 (ja) 混成集積回路用基板
JPS61131495A (ja) プリント基板
JPS61174580A (ja) 液晶表示装置
JPS63296226A (ja) センサ用集積回路の製造方法
JPS638152Y2 (ja)
JPS63155686A (ja) 配線基板およびその製造方法
JPH0582938A (ja) 印刷配線板の製造方法
JPH0397296A (ja) 表面実装型パッケージ